存储器及其形成方法、电子设备与流程

本公开涉及半导体，涉及但不限于一种存储器及其形成方法、电子设备。

背景技术：

1、在三维存储器中，每层存储单元中的字线需要连接至阶梯结构中对应的台阶，以通过对应的台阶进行驱动；随着存储单元堆叠层数和列数的增加，字线和台阶的连接难度也相应增加，使得存储器的形成难度较高。另外，由于阶梯结构在总阵列中占据的面积较大，通常占据总阵列面积的10％以上，从而不利于存储器的进一步微缩。

技术实现思路

1、有鉴于此，本公开实施例提供一种存储器及其形成方法、电子设备。

2、第一方面，本公开实施例提供一种存储器，所述存储器包括：

3、衬底；所述衬底包括阵列区域，以及位于所述阵列区域沿第一方向相对两侧的两个信号控制区域；

4、位于所述阵列区域上的多个字线；所述多个字线沿第二方向和第三方向排布、且沿所述第一方向延伸至两个所述信号控制区域上；

5、位于所述信号控制区域上的多个选通晶体管组；所述多个选通晶体管组沿所述第二方向排列、且沿所述第三方向延伸；每一所述选通晶体管组包括沿所述第三方向间隔排布的多个选通晶体管，通过所述选通晶体管截断对应的所述字线；

6、其中，所述第一方向与所述第二方向相交，且平行于所述衬底所在平面，所述第三方向垂直于所述衬底所在的平面。

7、在一些实施例中，所述选通晶体管组包括：

8、第一栅极结构，截断对应的所述字线；所述第一栅极结构包括第一栅导电层和第一栅介质层，所述第一栅介质层环绕所述第一栅导电层的侧壁、且位于所述字线和所述第一栅导电层之间；半导体层，环绕所述第一栅介质层的部分表面、且连接所述字线被截断两侧的侧壁；

9、其中，沿所述第三方向排列的多个所述第一栅导电层相互连接构成选通线。

10、在一些实施例中，所述半导体层为两个半环型，或者封闭的环型。

11、在一些实施例中，所述存储器还包括：位于一个所述信号控制区域上的阶梯结构和多个第一连接结构；

12、所述多个第一连接结构沿所述第三方向排列、且沿所述第二方向延伸，每一所述第一连接结构与沿所述第二方向排列的多个所述字线的第一端连接；

13、所述阶梯结构，位于所述第一连接结构远离所述选通晶体管组一侧，包括沿多个台阶；每一所述台阶与对应的所述第一连接结构电连接。

14、在一些实施例中，所述存储器还包括：

15、多个导电柱，均沿所述第三方向延伸；每一所述导电柱位于对应的所述台阶的顶表面上。

16、在一些实施例中，所述存储器还包括：位于另一个所述信号控制区域上的第二连接结构；

17、所述第二连接结构沿所述第二方向和所述第三方向延伸、且与每一所述字线的第二端连接；所述第一端和所述第二端为所述字线沿所述第一方向的两端。

18、在一些实施例中，所述存储器还包括：位于所述阵列区域上的多个存储单元和多个位线；

19、所述多个存储单元沿所述第一方向和所述第二方向排列、且沿所述第三方向堆叠；沿所述第一方向排列的多个所述存储单元与所述字线连接；

20、所述多个位线沿所述第一方向和所述第二方向排列、且沿所述第三方向延伸；沿所述第三方向排列的多个所述存储单元与所述位线连接。

21、在一些实施例中，所述存储单元包括：

22、存取晶体管，所述存取晶体管包括有源层和位于所述有源层中部表面的第二栅极结构；所述第二栅极结构包括依次位于所述有源层中部表面的第二栅介质层和第二栅导电层，沿所述第一方向排列的多个所述第二栅导电层连接形成所述字线；

23、电容结构，与所述有源层沿所述第二方向的一端连接；所述位线与所述有源层沿所述第二方向的另一端连接。

24、第二方面，本公开实施例提供一种存储器的形成方法，所述方法包括：

25、提供衬底；所述衬底包括阵列区域，以及位于所述阵列区域沿第一方向相对两侧的两个信号控制区域；

26、形成位于所述阵列区域上的多个字线；所述多个字线沿第二方向和第三方向排布、且沿所述第一方向延伸至两个所述信号控制区域上；

27、形成位于所述信号控制区域上的多个选通晶体管组；所述多个选通晶体管组沿所述第二方向排列、且沿所述第三方向延伸，每一所述选通晶体管组贯穿沿所述第三方向排列的多个所述字线；

28、其中，所述第一方向与所述第二方向相交，且平行于所述衬底所在平面，所述第三方向垂直于所述衬底所在的平面。

29、在一些实施例中，每一所述字线的侧壁覆盖有第一隔离结构，所述选通晶体管组包括沿所述第三方向间隔排布的多个选通晶体管；所述选通晶体管可以通过以下步骤形成：

30、沿所述第三方向，至少对位于所述信号控制区域上的每一所述字线进行刻蚀，形成沿所述第二方向排列、且沿所述第三方向延伸的多个第一刻蚀凹槽；每一所述第一刻蚀凹槽截断沿所述第三方向排列的多个所述字线；

31、通过所述第一刻蚀凹槽，对所述第一隔离结构进行横向刻蚀，形成第一横向凹槽；

32、在所述第一横向凹槽中，形成半导体层；所述半导体层连接所述字线被截断两侧的侧壁；

33、在所述第一刻蚀凹槽中，依次形成第一栅介质层和第一栅导电层；所述第一栅介质层和所述第一栅导电层构成第一栅极结构，所述半导体层和所述第一栅极结构构成所述选通晶体管；

34、其中，沿所述第三方向排列的多个所述第一栅导电层相互连接构成选通线。

35、在一些实施例中，形成位于所述阵列区域上的多个字线，包括：

36、在所述阵列区域上，形成沿所述第一方向和所述第二方向排列、且沿所述第三方向堆叠的多个有源层；

37、在所述有源层中部的表面，形成第二栅极结构；

38、其中，所述第二栅极结构包括依次位于所述有源层中部表面的第二栅介质层和第二栅导电层；沿所述第一方向排列的多个所述第二栅导电层连接、且沿所述第一方向延伸至两个所述信号控制区域上，形成所述字线。

39、在一些实施例中，所述方法还包括：

40、在所述阵列区域上，形成所述第一方向和所述第二方向排列、且沿所述第三方向延伸的多个位线；所述位线与所述有源层沿所述第二方向的一端连接；以及，

41、在所述阵列区域上，形成沿所述第一方向和所述第二方向排列、且沿所述第三方向堆叠的多个电容结构；所述电容结构与对应的所述有源层沿所述第二方向的另一端连接；所述有源层、对应的所述第二栅极结构和对应的所述电容结构构成一个存储单元。

42、在一些实施例中，所述方法还包括：

43、在一个所述信号控制区域上，形成沿所述第三方向排列、且沿所述第二方向延伸的多个第一连接结构；每一所述第一连接结构与沿所述第二方向排列的多个所述字线的第一端连接；

44、在所述第一连接结构远离所述选通晶体管组一侧，形成阶梯结构；所述阶梯结构包括沿所述第三方向依次排布的多个台阶；沿所述第三方向由下至上所述多个台阶在其延伸方向上的尺寸依次减小；每一所述台阶与对应的所述第一连接结构连接。

45、在一些实施例中，所述方法还包括：

46、在每一所述台阶的顶表面上，形成沿所述第三方向延伸的导电柱。

47、在一些实施例中，所述方法还包括：

48、在另一个所述信号控制区域上，形成沿所述第二方向和所述第三方向延伸的第二连接结构；所述第二连接结构与每一所述字线的第二端连接；所述第一端和所述第二端为所述字线沿所述第一方向的两端。

49、第三方面，本公开实施例提供一种电子设备，包括：

50、处理器；以及，

51、上述实施例中任一项所述存储器，其中，所述存储器与所述处理器耦合。

52、本公开实施例提供一种存储器及其形成方法、电子设备；其中，存储器包括：衬底；衬底包括阵列区域，以及位于阵列区域沿第一方向相对两侧的两个信号控制区域；位于阵列区域上的多个字线；多个字线沿第二方向和第三方向排布、且沿第一方向延伸至两个信号控制区域上；位于信号控制区域上的多个选通晶体管组；多个选通晶体管组沿第二方向排列、且沿第三方向延伸；每一选通晶体管组包括沿第三方向间隔排布的多个选通晶体管，通过选通晶体管截断对应的字线。

53、这里，由于信号控制区域设置在阵列区域的两侧，并且信号控制区域上设置的选通晶体管组贯穿沿第三方向排列的多个字线，从而可以通过控制字线两端的选通晶体管组开启或关闭，来控制是否对该列字线进行驱动；进一步地，由于选通晶体管组可以控制沿第三方向排列的多个字线，从而使得沿第二方向排列的一行字线可以连接至同一个台阶，进而可以通过选通晶体管组和台阶共同选定需要驱动的字线；如此，减少了台阶的数量，不仅使得字线和台阶的连接难度较小，还可以减少阶梯结构占用的面积，有利于存储器的进一步微缩。