一种基于红外焦平面的列级双采样读出电路

本发明涉及一种基于红外焦平面的列级双采样读出电路，属于光电子技术和微电子。

背景技术：

1、红外焦平面阵列（infrared focal plane array，irfpa）作为红外成像系统的核心器件，广泛应用于军事侦察、卫星遥感、工业测温、安防监控、野生动物监测等领域。作为一种被动探测系统，红外成像技术通过探测目标物体的热辐射实现全天候工作，在夜视、穿透烟雾等方面具有可见光成像无法替代的优势。随着红外成像技术的不断发展，系统对空间分辨率、温度灵敏度和图像质量的要求日益提高，推动着红外焦平面阵列向着大规模、高分辨率、高成像质量的方向演进。

2、目前，红外焦平面读出电路（readout integrated circuit，roic）主要采用直接注入（di）、缓冲直接注入（bdi）和电容反馈跨阻放大器（ctia）等结构作为像素级输入级。然而，随着阵列规模的增大（从320×256向1024×1024及以上发展）和像元尺寸的减小（从30μm向15μm甚至更小尺寸演进），传统的读出电路面临着严峻的挑战。

3、红外探测器的物理特性决定了读出电路设计的特殊性。 与可见光探测器相比，红外探测器（如hgcdte、insb、量子阱材料等）的光电流通常十分微弱，典型光电流密度在pa至na量级，远低于可见光探测器。同时，由于红外材料的窄带隙特性，热激发产生的暗电流噪声显著增大，即使采用低温制冷（通常工作在77k甚至更低温度）以抑制暗电流，其残余暗电流及其波动仍然构成主要的背景噪声源，严重制约系统的信噪比性能。

4、其次，积分电容与像元面积之间存在根本性矛盾。 为了在微弱光电流条件下积累足够的信号电荷，读出电路需要在像素级配置较大容值的积分电容（通常为数十ff至pf量级）。然而，随着红外成像系统对空间分辨率要求的不断提高，像元中心间距（pitch）持续减小。在有限的像元面积内，既要容纳红外探测器本身，又要集成大容值的积分电容，成为制约红外焦平面阵列分辨率提升的瓶颈。积分电容的面积占比过大，使得像元面积与像元中心间距难以进一步降低，空间分辨率难以有效提高。

5、阵列规模扩大也随之带来了空间噪声和信号传输问题。 随着阵列规模的提高，像素单元与读出电路之间的传输距离逐渐增大，信号极易受到噪声干扰。同时，红外焦平面阵列的空间噪声（包括固定模式噪声和列间不一致性）愈发明显，保证阵列输出信号的均匀性成为提升成像质量的关键。特别是列级处理电路中各列之间的元器件失配（包括电容失配、开关电荷注入失配和运算放大器失调电压 失配），导致列与列之间的输出存在非均匀性，在成像时表现为固定的竖条纹图案，严重降低图像质量。

技术实现思路

1、本发明为实现像元中心距小、噪声串扰低、精度高的红外焦平面读出电路，采用列级读出架构，将放大器、缓冲器与模数转换器等处理电路移出像素单元，以减小像素电路的规模与面积，提升分辨率。同时，在放大器前端引入相关双采样电路，有效消除空间噪声，提高阵列输出信号的均匀性，改善图像质量。

2、本发明通过以下技术方案实现：

3、一种基于红外焦平面的列级双采样读出电路，所述红外焦平面包含按行和列排列的像素单元阵列，所述读出电路包括：

4、行选逻辑电路，其与所述像素单元阵列的各行分别连接，用于产生行选通控制信号，以控制所述像素单元阵列按行依次选通，并将被选通行中各像素单元所产生的积分电压或复位电压同步输出至对应的列级传输线上；

5、多个列级读出电路，每一列像素单元对应连接一个所述列级读出电路，每个所述列级读出电路通过所述列级传输线接收来自对应列中被选通像素单元的电压信号；

6、每个所述列级读出电路进一步包括：

7、相关双采样电路，其输入端与所述列级传输线相连，用于对同一像素单元在积分阶段输出的第一电压和在复位阶段输出的第二电压分别进行采样保持，并将所述第一电压与所述第二电压的差值作为输出，以消除像素单元和列级传输路径上的固定模式噪声；

8、放大电路，其输入端与所述相关双采样电路的输出端相连，用于对所述差值进行放大，并输出经放大处理后的模拟电压信号；

9、多路选择器，其输入端与多个相邻列的所述放大电路的输出端相连，用于按时间顺序从多路放大的模拟电压信号中选择一路输出；

10、缓冲器，其输入端与所述多路选择器的输出端相连，用于对选通的模拟电压信号进行阻抗变换和驱动增强；

11、模数转换器，其输入端与所述缓冲器的输出端相连，用于将模拟电压信号转换为数字信号并输出至读出电路外部；

12、所述相关双采样电路通过对所述第一电压和所述第二电压进行差分运算，消除由像素复位噪声、列级运算放大器失调电压及低频噪声引入的固定模式噪声，使各列输出信号保持一致性。

13、进一步地，所述像素单元包括：

14、积分电容，其下极板接地，上极板为积分节点，用于将输入光电流转换为积分电压并进行存储；

15、积分控制开关，其第一端接入所述输入光电流，其第二端连接至所述积分电容的上极板，用于控制光电流对所述积分电容的充电积分；

16、复位控制开关，其第一端接入复位电压，其第二端连接至所述积分电容的上极板，用于在复位阶段将所述积分节点复位至所述复位电压；

17、源随器，其输入端连接至所述积分电容的上极板，其输出端连接至所述列级传输线，用于将所述积分节点处的电压信号进行阻抗变换后驱动至所述列级传输线；

18、行选通开关，其串联于所述源随器的输出端与所述列级传输线之间，其控制端连接至所述行选逻辑电路的行选通控制信号，用于控制所述像素单元与所述列级传输线之间的通断。

19、进一步地，所述相关双采样电路与所述放大电路集成为一体结构，其包括：

20、运算放大器，其正相输入端接入共模电压，其反相输入端为信号输入端，其输出端为所述放大电路的输出端；

21、第一电容，其左极板连接至所述列级传输线，其右极板连接至所述运算放大器的反相输入端；

22、第二电容，其连接于所述运算放大器的反相输入端与输出端之间；

23、第三电容，其左极板通过第一开关连接至所述运算放大器的输出端，并通过第二开关连接至电平移位控制电压，其右极板连接至所述运算放大器的反相输入端；

24、第一采样开关，其连接于所述运算放大器的输出端与所述反相输入端之间，用于控制所述运算放大器在复位采样阶段构成单位增益负反馈结构；

25、所述第一电容的左极板通过第三开关连接至所述列级传输线，并通过第四开关连接至所述共模电压。

26、进一步地，所述相关双采样电路与放大电路的积分采样阶段工作状态为：

27、所述像素单元处于输出积分电压状态，所述积分控制开关断开、所述复位控制开关断开、所述行选通开关闭合，所述积分电容的上极板电压为积分电压；

28、所述第一开关和所述第二开关闭合，所述第一采样开关断开，所述第一电容的左极板经所述第三开关连接至所述列级传输线，所述运算放大器因单位增益负反馈结构使其输出端电压为vb_cds，所述第二电容与所述第三电容的两端均被复位至vb_cds。

29、进一步地，所述相关双采样电路与放大电路的复位采样阶段工作状态为：

30、所述像素单元处于输出复位电压状态，所述积分控制开关断开、所述复位控制开关闭合、所述行选通开关闭合，所述积分电容的上极板被复位至复位电压；

31、所述第一开关和所述第二开关断开，所述第一采样开关闭合，所述第一电容的左极板电压为vin2=vrst+vnoise，所述第三电容的左极板切换连接至所述电平移位控制电压，所述运算放大器的输出端输出经放大与电平移位后的电压vcds_out。

32、进一步地，所述相关双采样电路输出端电压vcds_out的表达式为：

33、；

34、其中，第一项vb_cds为输出共模基准，第二项为电平移位分量，第三项为有效信号放大分量，通过调节所述电平移位控制电压使所述相关双采样电路的输出与后级所述模数转换器的输入量程相对齐。

35、进一步地，所述多路选择器为8转1多路选择器，其输入端分别连接相邻8列各自的所述放大电路的输出端，其选通控制端连接外部时序控制信号，用于依次将8列放大后的模拟电压信号分时传输至所述缓冲器。

36、进一步地，所述缓冲器的输出端连接至所述模数转换器的输入端，所述模数转换器为逐次逼近型模数转换器，其包括采样开关、cdac电容阵列、比较器及数字sar逻辑，用于将所述缓冲器输出的模拟电压转换为14位数字信号。

37、进一步地，所述逐次逼近型模数转换器的工作过程为：

38、所述比较器对输入电压与参考电压进行比较，并将比较结果输出至所述sar逻辑；

39、所述sar逻辑根据所述比较结果，依次控制最高有效位对应的cdac电容的底板开关以及其余各低位对应的cdac电容的底板开关进行切换，使输入电压逐次逼近参考电压，经14次比较与切换后完成14位数字信号的转换输出。

40、进一步地，所述列级读出电路采用列级共享架构，相邻8列共享一个所述多路选择器、一个所述缓冲器和一个所述模数转换器，以优化版图布局面积并提高列级电路布局的灵活性。

41、本发明在像素单元中使用电容对光电流信号进行积分，通过源随器与列级传输线输出至列级电路进行数字处理，减少了像素电路的复杂性与规模，在相同面积下提高了像素分辨率。在列级电路中采用双采样技术，通过对像素积分前后两次采样值的差值处理，消除由复位噪声、运放失调电压和低频噪声引起的固定模式噪声，显著提升列级读出电路的输出一致性。同时，通过电平移位技术对输出电压进行调节，使其与后级模数转换器的输入范围相匹配，提升系统的整体动态范围和精度。本发明的列级缓冲器与模数转换器采用多对一模式，8列列级信号通过多路选择器共用一个缓冲器与模数转换器进行模数转换，提高了模数转换器与其他列级电路的版图布局空间，提升了版图灵活性。