一种应用于SNSPD阵列的低温读出电路

本发明涉及读出电路，具体为一种应用于snspd阵列的低温读出电路。

背景技术：

1、超导纳米线单光子探测器凭借其卓越的探测效率、极低的暗计数率和优异的时间分辨率，已成为单光子探测领域的关键核心技术。随着量子成像与精密光场分析等应用的发展，单光子探测器正不可避免地从单像素向大规模阵列演进。传统采用宽带模拟放大技术在室温下处理高速脉冲信号的方案，在阵列规模扩大时会产生远超制冷系统热预算的高额功耗。为符合大规模阵列的热负载限制，读出电路必须下沉至低温环境中，并采用低压、低功耗的多级级联架构来直接实现对阵列输出微弱信号的放大读出。

2、然而，在深低温与低电源电压的双重约束下，多级放大电路面临着一个极其严峻的技术瓶颈：半导体晶体管器件的失配会导致前置放大级产生显著的输入失调电压。由于超导纳米线单光子探测器阵列输出的光子脉冲信号极为微弱，必须依赖多级级联电路进行高倍数放大才能达到后级可识别的范围。在低压供电的条件下，第一级放大器产生的输入失调电压会被其后的级联网络急剧放大，这极易导致后级放大电路提前进入非线性区甚至完全饱和，从而使得真实的微弱脉冲信号无法被正常放大和提取，系统丧失微弱信号的识别能力。传统的失调校准技术若要实现高精度消除，往往需要引入复杂的有源反馈环路，但这会产生额外的静态功耗，直接违背极低温环境下的严苛热平衡限制。

3、为此，本发明提出一种应用于snspd阵列的低温读出电路。

技术实现思路

1、本发明的目的在于提供一种应用于snspd阵列的低温读出电路，在不引入额外有源功耗的前提下，有效消除输入失调电压的影响，避免放大链路因失调电压过大而饱和，从而确保超导纳米线单光子探测器阵列中极微弱信号的精确放大与正常读出。

2、为实现上述目的，本发明提供如下技术方案：一种应用于snspd阵列的低温读出电路，包括依次级联的第一级放大器、第二级放大器、第三级放大器和第四级放大器；

3、所述第一级放大器的输出端连接所述第二级放大器的输入端，所述第二级放大器的输出端通过交流耦合电容连接所述第三级放大器的输入端，所述第三级放大器的输出端连接所述第四级放大器的输入端，所述第四级放大器的输出端作为整个读出电路的输出端；

4、所述第一级放大器输入端与所述第三级放大器输入端之间跨接有失调存储电路，其中，所述失调存储电路包括连接于所述第二级输出端与所述第三级输入端之间的失调存储电容、设置于信号输入至所述第一级放大器输入端路径上的开关、设置于所述第一级放大器输入端到地路径上的开关、设置于所述失调存储电容与所述第三级放大器输入端之间到地路径上的开关。

5、进一步地，所述第一级放大器采用二极管形式负载差分放大结构，所述第二级放大器采用锁存器负载差分放大结构，所述第三级放大器采用自偏置差分放大结构，所述第四级放大器采用源极跟随器结构；

6、所述第一级放大器的输入端接收snspd阵列输出的差分信号，所述第二级放大器的输入端接收所述第一级放大器输出的差分信号，所述第三级放大器的输入端通过交流耦合电容接收所述第二级放大器输出的差分信号，所述第四级放大器的输入端接收所述第三级放大器输出的单端信号。

7、进一步地，所述第一级放大器包括晶体管m1、晶体管m2a、晶体管m2b、晶体管m3a和晶体管m3b；

8、所述晶体管m1的漏极与所述晶体管m2a的源极相连，源极连接电源vdd，栅极与偏置电压vbias相连；

9、所述晶体管m2a的栅极与地gnd相连，漏极连接晶体管m3a的漏极，源极与所述晶体管m1的漏极相连；

10、所述晶体管m2b的源极与晶体管m1的漏极相连，漏极连接所述晶体管m3b的漏极，栅极与失调存储电路中晶体管m13a漏极相连；

11、所述晶体管m3a的漏极与栅极相连，源极连接地gnd，漏极与所述晶体管m2a漏极相连；

12、所述晶体管m3b的漏极与栅极相连，源极连接地gnd，漏极与晶体管m2b漏极相连；

13、所述晶体管m3a、晶体管m3b漏极输出连接第二级放大器的输入。

14、进一步地，所述第二级放大器包括晶体管m4a、晶体管m4b、晶体管m5a、晶体管m5b、晶体管m6a、晶体管m6b；

15、所述晶体管m4a的源极连接电源vdd，漏极连接栅极；

16、所述晶体管m4b的源极连接电源vdd，漏极与栅极相连；

17、所述晶体管m5a的源极连接电源vdd，漏极连接晶体管m4a的漏极，栅极连接晶体管m4b的漏极；

18、所述晶体管m5b的源极连接电源vdd，漏极连接晶体管m4b的漏极，栅极连接晶体管m4a的漏极；

19、所述晶体管m6a的栅极与第一级放大器的负输出端相连，源极与地gnd相连，漏极与晶体管m4a的漏极相连；

20、所述晶体管m6b的栅极与第一级放大器的正输出端相连，源极与地gnd相连，漏极与晶体管m4b的漏极相连；

21、所述晶体管m6a漏极输出连接失调存储电容c2，所述晶体管m6b漏极输出连接失调存储电容c1。

22、进一步地，所述第三级放大器包括晶体管m7、晶体管m8a、晶体管m8b、晶体管m9a、晶体管m9b、晶体管m10；

23、所述晶体管m7的源极连接电源vdd，栅极连接晶体管m8a的漏极，漏极连接晶体管m8a的源极；

24、所述晶体管m8a的源极连接晶体管m7的漏极，漏极连接晶体管m9a的漏极，栅极连接晶体管m9a的栅极；

25、所述晶体管m9a的源极连接晶体管m10的漏极，漏极连接晶体管m7的栅极，栅极连接失调存储电容c2；

26、所述晶体管m8b的源极连接晶体管m7的漏极，漏极连接晶体管m9b的漏极，栅极连接晶体管m9b的栅极；

27、所述晶体管m9b的源极连接晶体管m10的漏极，漏极与第四级放大器的输入相连，栅极连接晶体管m8b的栅极；

28、所述晶体管m10的源极连接地gnd，栅极连接晶体管m7的栅极，漏极连接晶体管m9b的源极。

29、进一步地，所述第四级放大器包括晶体管m11、晶体管m12；

30、所述晶体管m11的漏极与电源vdd相连，源极与第四级输出相连，栅极与第三级输出相连；

31、所述晶体管m12的源极连接地gnd，栅极和偏置电压相连，漏极与晶体管m11源极相连。

32、进一步地，所述失调存储电路包括晶体管m13a、晶体管m13b、晶体管m14a、晶体管m14b、晶体管m15a、晶体管m15b、晶体管m16a、晶体管m16b、失调存储电容c1和失调存储电容c2；

33、所述失调存储电容c1的一端连接晶体管m6b的漏极，另一端连接晶体管m8b的栅极；

34、所述失调存储电容c2的一端连接晶体管m6a的漏极，另一端连接晶体管m8a的栅极；

35、所述晶体管m13a的栅极连接使能信号en，漏极连接信号输入，源极连接晶体管m14a的漏极；

36、所述晶体管m13b的栅极连接使能信号enb，漏极连接地gnd，源极连接晶体管m14a的漏极；

37、所述晶体管m14a的栅极连接使能信号enb，源极连接信号输入，漏极连接晶体管m14b的漏极；

38、所述晶体管m14b的栅极连接使能信号en，源极连接地gnd，漏极连接晶体管m14a的漏极；

39、所述晶体管m15a的栅极连接使能信号en，漏极连接偏置电压vaz，源极连接失调存储电容c1；

40、所述晶体管m15b的栅极连接使能信号en，源极连接偏置电压vaz，漏极连接失调存储电容c2；

41、所述晶体管m16a的栅极连接使能信号enb，源极连接偏置电压vaz，漏极连接失调存储电容c1；

42、所述晶体管m16b的栅极连接使能信号enb，漏极连接偏置电压vaz，源极连接失调存储电容c2。

43、进一步地，所述失调存储电路中，所述设置于信号输入至所述第一级放大器输入端路径上的开关为由晶体管m13a和晶体管m14a构成的互补型第一传输门；

44、所述设置于所述第一级放大器输入端到地路径上的开关为由晶体管m13b和晶体管m14b构成的互补型第二传输门；

45、所述设置于所述失调存储电容与所述第三级放大器输入端之间到地路径上的开关包括由晶体管m15a与晶体管m16a构成的第三传输门、以及由晶体管m15b与晶体管m16b构成的第四传输门。

46、进一步地，所述晶体管m1、m2a、m2b、m4a、m4b、m5a、m5b、m7、m8a、m8b、m14a、m14b、m15a、m15b设置为pmos晶体管，晶体管m3a、m3b、m6a、m6b、m9a、m9b、m10、m11、m12、m13a、m13b、m16a、m16b设置为nmos晶体管；

47、所述晶体管m1、m12的栅极偏置电压相等，均为vbias；

48、所述晶体管m15a、m16b的漏极偏置电压与晶体管m15b、m16a的源极偏置电压相等，均为vaz；

49、所述晶体管m13a、m14b、m15a、m15b的栅极电压相等，均为使能信号en；

50、所述晶体管m13b、m14a、m16a、m16b的栅极电压相等，均为使能信号enb，enb为en的反相信号。

51、进一步地，包括失调电压存储状态和信号读出工作状态；

52、在失调电压存储状态下，所述失调存储电路采集所述第一级放大器和所述第二级放大器产生的输入失调电压，并将放大后的失调电压存储于所述失调存储电容上；

53、在信号读出工作状态下，snspd阵列输出的微弱信号经所述第一级放大器和所述第二级放大器放大后，所述失调存储电容上存储的失调电压与当前放大后的信号电压相减，以消除输入失调电压的影响，消除失调后的信号经所述第三级放大器和所述第四级放大器逐级放大后输出。

54、本发明至少具备以下有益效果：

55、1.本发明采用四级放大器级联的读出电路架构，各级放大器之间通过直接耦合或交流耦合方式逐级传递信号，整体电路结构简洁、器件数量少，无需额外复杂的偏置或基准电路，因此能够在低温环境下稳定工作于低压供电条件，显著降低单通道功耗，这一特性使得本发明能够在snspd阵列规模扩大时，将总功耗控制在制冷系统的热预算范围之内，从而有效克服了传统宽带模拟放大方案因功耗过高而制约阵列规模的瓶颈问题，为大规模量子成像系统的读出电路提供了一种可行的低功耗解决方案。

56、2.本发明通过在第一级放大器输入端至第三级放大器输入端之间跨接失调存储电路，利用使能信号控制的多个传输门开关时序，在失调存储阶段将前两级放大器产生的输入失调电压放大后存储于电容之上，并在正常信号读出阶段将该存储电压与信号通路中的失调分量相减，从而在电路层面实现了对输入失调电压的有效抵消，这一机制能够显著降低失调电压对微弱信号放大的影响，保证snspd阵列输出的高速微弱脉冲信号在经过多级放大后仍能被后级电路准确识别，有效提升了读出电路对微弱信号的检测能力。

57、3.本发明的第一级放大器采用二极管形式负载差分放大结构，具有较大的输入带宽，能够完整接收snspd阵列输出的高速脉冲信号而不产生明显波形畸变；第二级放大器采用锁存器负载差分放大结构，具备负指数时域响应特性，能够对经第一级预放大后的信号进行快速跟踪与放大，有效缩短传输延时；第三级放大器采用自偏置差分放大结构，摆率充足，在进一步放大信号的同时实现差分转单端输出；第四级放大器采用源极跟随器结构，提供低阻抗输出以驱动后级负载。四级放大器各自发挥不同优势、协同配合，使得整个读出电路在保证足够增益和带宽的同时，具有良好的时域响应特性和驱动能力，全面适配snspd阵列读出对速度、增益和输出阻抗的多重要求。

58、当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。