半导体封装结构及其形成方法与流程

本公开涉及半导体，尤其涉及一种半导体封装结构及其形成方法。

背景技术：

1、随着半导体技术的发展，单个芯片的性能和功能已经无法满足复杂系统的需求。异构集成技术应运而生，其可以通过将多个芯片(die)集成在一起，实现更高的性能和功能。d2w(die to wafer，芯片到晶圆)技术是异构集成技术的重要组成部分，它允许将不同尺寸、不同功能的芯片集成到一个晶圆上，从而实现高性能计算、高带宽存储器等复杂系统的构建。

技术实现思路

1、本公开实施例提供一种半导体封装结构及其形成方法。

2、第一方面，本公开实施例提供一种半导体封装结构，包括：

3、沿第一方向堆叠排布的第一半导体结构和第二半导体结构；所述第一半导体结构包括第一键合层，所述第二半导体结构包括第二键合层；所述第一键合层通过第一键合面与所述第二键合层键合；

4、在第二方向上位于所述第一半导体结构一侧的隔离结构；所述第二方向与所述第一方向垂直；所述第一半导体结构包括与所述隔离结构接触的第一侧面；所述第一侧面包括与所述第一键合面相连的第一部分；部分所述隔离结构在所述第一方向上位于所述第一部分与所述第二键合层之间。

5、在一种可选的实施方式中，所述第一半导体结构还包括第一半导体层和第一器件层；所述第一器件层在所述第一方向上位于所述第一半导体层与所述第一键合层之间；所述第一侧面还包括与所述第一部分相连的第二部分和与所述第二部分相连的第三部分；所述第一器件层通过所述第二部分与所述隔离结构接触；所述第一半导体层通过所述第三部分与所述隔离结构接触。

6、在一种可选的实施方式中，所述第一部分与所述第一键合面的夹角和所述第二部分与所述第一部分的夹角均为钝角。

7、在一种可选的实施方式中，所述第三部分包括相连的第一子部分和第二子部分；所述第一子部分与所述第二部分相连；所述第一子部分与所述第一方向垂直；所述第二子部分与所述第一子部分的夹角为钝角。

8、在一种可选的实施方式中，所述第一键合层包括介质层和沿所述第一方向贯穿所述介质层的多个键合焊盘；所述介质层和所述多个键合焊盘中的部分键合焊盘通过所述第一部分与所述隔离结构接触。

9、在一种可选的实施方式中，所述半导体封装结构还包括：

10、与所述第二半导体结构沿所述第一方向堆叠排布的第三半导体结构；所述第三半导体结构包括第三键合层；所述第三键合层通过第二键合面与所述第二键合层键合；所述第三半导体结构与所述第一半导体结构沿所述第二方向排布；所述隔离结构位于所述第一半导体结构与所述第三半导体结构之间。

11、在一种可选的实施方式中，所述第三半导体结构包括与所述隔离结构接触的第二侧面；所述第二侧面包括与所述第二键合面相连的第四部分；部分所述隔离结构在所述第一方向上位于所述第四部分与所述第二键合层之间。

12、在一种可选的实施方式中，所述第三半导体结构还包括第二半导体层和第二器件层；所述第二器件层在所述第一方向上位于所述第三键合层与所述第二半导体层之间；

13、所述隔离结构包括在所述第二方向上位于所述第一器件层与所述第二器件层之间的第一子隔离结构和在所述第二方向上位于所述第一半导体层与所述第二半导体层之间的第二子隔离结构；所述第一子隔离结构在所述第二方向上的尺寸大于所述第二子隔离结构在所述第二方向上的尺寸。

14、在一种可选的实施方式中，所述第二子隔离结构沿所述第一方向相对的两端中靠近所述第二半导体结构的一端在所述第二方向上的尺寸大于远离所述第二半导体结构的一端在所述第二方向上的尺寸。

15、在一种可选的实施方式中，所述隔离结构包括绝缘层和绝缘结构；所述绝缘层位于所述绝缘结构与所述第一半导体结构之间、所述绝缘结构与所述第二半导体结构之间以及所述绝缘结构与所述第三半导体结构之间。

16、在一种可选的实施方式中，所述第一半导体结构包括存储阵列；所述第二半导体结构包括控制电路；所述存储阵列和所述控制电路通过所述第一键合层和所述第二键合层耦接。

17、第二方面，本公开实施例提供一种半导体封装结构的形成方法，包括：

18、形成沿第一方向堆叠排布的第一半导体结构和第二半导体结构；所述第一半导体结构包括第一键合层，所述第二半导体结构包括第二键合层；所述第一键合层通过第一键合面与所述第二键合层键合；

19、形成在第二方向上位于所述第一半导体结构一侧的隔离结构；所述第二方向与所述第一方向垂直；所述第一半导体结构包括与所述隔离结构接触的第一侧面；所述第一侧面包括与所述第一键合面相连的第一部分；部分所述隔离结构在所述第一方向上位于所述第一部分与所述第二键合层之间。

20、在一种可选的实施方式中，形成所述第一半导体结构，包括：

21、提供初始半导体结构；所述初始半导体结构包括沿第一方向堆叠排布的初始半导体层、初始器件层和初始键合层；所述初始半导体结构包括沿所述第二方向和第三方向阵列排布的多个核心区域以及位于相邻的两个核心区域之间的切割区域；所述第二方向与所述第三方向相交，且均与所述第一方向垂直；

22、在所述切割区域形成沿所述第一方向贯穿所述初始键合层和所述初始器件层的第一沟槽，并在所述初始半导体层中形成与所述第一沟槽连通的第二沟槽；

23、对所述初始键合层执行研磨操作，以形成所述第一键合层；

24、从所述初始半导体层沿所述第一方向相对的两侧中远离所述第一键合层的一侧去除部分所述初始半导体层，以将所述初始半导体结构分割为多个所述第一半导体结构；所述第一半导体结构还包括第一半导体层和第一器件层；所述第一侧面还包括与所述第一部分相连的第二部分和与所述第二部分相连的第三部分；所述第二部分暴露所述第一器件层；所述第三部分暴露所述第一半导体层。

25、在一种可选的实施方式中，所述初始键合层包括键合焊盘层和金属层；所述键合焊盘层包括介质层和沿所述第一方向贯穿所述介质层的多个键合焊盘；所述金属层覆盖所述介质层，并与多个所述键合焊盘相连；所述对所述初始键合层执行研磨操作，以形成所述第一键合层，包括：

26、对所述初始键合层执行所述研磨操作，以去除所述金属层，并形成所述第一键合面和所述第一部分，剩余的所述初始键合层构成所述第一键合层；所述第一部分暴露所述介质层和所述多个键合焊盘中的部分键合焊盘。

27、在一种可选的实施方式中，所述在所述切割区域形成沿所述第一方向贯穿所述初始键合层和所述初始器件层的第一沟槽，并在所述初始半导体层中形成与所述第一沟槽连通的第二沟槽，包括：

28、对所述切割区域中的所述初始键合层和所述初始器件层执行第一切割操作，以形成所述第一沟槽；

29、在所述第一沟槽的侧壁和底部形成保护层；

30、对形成在所述第一沟槽底部的所述保护层执行第二切割操作，以形成暴露所述初始半导体层的第三沟槽；

31、以剩余的所述保护层为掩膜刻蚀所述初始半导体层，并去除剩余的所述保护层，以形成与所述第一沟槽连通的所述第二沟槽；所述第一沟槽在所述第二方向上的尺寸大于所述第二沟槽在所述第二方向上的尺寸；所述第三部分包括相连的第一子部分和第二子部分；所述第一子部分与所述第二部分相连，且所述第一子部分与所述第一方向垂直，所述第二子部分与所述第一子部分的夹角为钝角。

32、在一种可选的实施方式中，所述形成方法还包括：

33、形成与所述第二半导体结构沿所述第一方向堆叠排布的第三半导体结构；所述第三半导体结构包括第二半导体层、第二器件层和第三键合层；所述第二器件层在所述第一方向上位于所述第二半导体层与所述第三键合层之间；所述第三键合层通过第二键合面与所述第二键合层键合；所述第三半导体结构与所述第一半导体结构沿所述第二方向排布；

34、所述形成在第二方向上位于所述第一半导体结构一侧的隔离结构，包括：

35、在所述第一半导体结构与所述第三半导体结构之间的第四沟槽中形成所述隔离结构；所述隔离结构包括在所述第二方向上位于所述第一器件层与所述第二器件层之间的第一子隔离结构和在所述第二方向上位于所述第一半导体层与所述第二半导体层之间的第二子隔离结构；所述第一子隔离结构在所述第二方向上的尺寸大于所述第二子隔离结构在所述第二方向上的尺寸；所述第二子隔离结构沿所述第一方向相对的两端中靠近所述第二半导体结构的一端在所述第二方向上的尺寸大于远离所述第二半导体结构的一端在所述第二方向上的尺寸。

36、在一种可选的实施方式中，所述第三半导体结构包括与所述隔离结构接触的第二侧面；所述第二侧面包括与所述第二键合面相连的第四部分；部分所述隔离结构在所述第一方向上位于所述第四部分与所述第二键合层之间。

37、在一种可选的实施方式中，所述在所述第一半导体结构与所述第三半导体结构之间形成所述隔离结构，包括：

38、通过原子层沉积工艺形成覆盖所述第一半导体结构的所述第一侧面、所述第三半导体结构的所述第二侧面和由所述第四沟槽暴露的所述第二半导体结构的表面的绝缘层；

39、在所述第四沟槽的剩余空间中形成绝缘结构。

40、在一种可选的实施方式中，所述半导体封装结构的形成方法还包括：

41、在所述第一半导体结构中形成存储阵列；

42、在所述第二半导体结构中形成控制电路；

43、将所述第一键合层与所述第二键合层键合，所述存储阵列与所述控制电路通过所述第一键合层和所述第二键合层耦接。

44、在本公开所提供的技术方案中，半导体封装结构中的第一半导体结构的键合面在正面切割工艺执行完后才会形成，由此，可以避免在正面切割的过程中在键合面上产生杂质颗粒等缺陷，从而可以降低在第一半导体结构的第一键合层与第二半导体结构的第二键合层之间产生气泡等缺陷的风险，利于提高半导体封装结构的可靠性。