一种形成半导体结构的方法及半导体结构与流程

本申请涉及半导体制造，特别涉及一种形成半导体结构的方法及半导体结构。

背景技术：

1、集成电路(ic)技术不断得到改进。这种改进常常涉及缩小器件几何形状以实现更低的制造成本，更高的器件集成密度，更高的速度和更好的性能。随着集成电路技术的不断发展，不同结构的半导体被提出以解决集成电路中晶体管的密度日益增长的需求。

2、嵌入锗硅工艺(embedded sige process)是一种广泛使用的晶体管结构改善方法，通过利用锗、硅晶格常数的不同产生压应力，嵌入在源漏区，能够提高pmos(n型衬底、p沟道的金属-氧化物-半导体)空穴的迁移率和饱和电流，提升peft(基于pmos的场效应晶体管)器件的电性表现。

技术实现思路

1、第一方面，本申请提供一种形成半导体结构的方法，包括：

2、提供衬底，所述衬底上形成有栅极结构，所述栅极结构的顶表面及侧壁覆盖有硬掩模层，所述栅极结构两侧的衬底中分别形成有第一外延结构和第二外延结构；

3、在所述第一外延结构及所述第二外延结构的表面分别形成第一盖帽层，所述第一盖帽层具有第一厚度；

4、去除所述硬掩模层，以在所述第一盖帽层与所述栅极结构之间形成间隙；

5、形成覆盖所述栅极结构的侧壁的侧墙，所述侧墙填充所述间隙。

6、第二方面，本申请提供一种半导体结构，采用所述的形成半导体结构的方法制备而成。

1.一种形成半导体结构的方法，其特征在于，包括：

2.根据权利要求1所述的形成半导体结构的方法，其特征在于，所述第一厚度为4.5nm～9nm。

3.根据如权利要求1所述的形成半导体的方法，其特征在于，所述第一盖帽层的材料包括硅、氮化硅、氧化硅或氮氧化硅中的至少一者。

4.根据如权利要求1所述的形成半导体的方法，其特征在于，所述形成覆盖所述栅极结构的侧壁的所述侧墙之后，还包括：

5.根据权利要求4所述的形成半导体结构的方法，其特征在于，所述第一厚度与所述第二厚度之和为第三厚度，所述第一厚度与所述第三厚度的比值为0.25～0.35。

6.根据权利要求5所述的形成半导体结构的方法，其特征在于，所述第三厚度为18nm～25nm。

7.根据权利要求4所述的形成半导体结构的方法，其特征在于，所述第二盖帽层的材料包括硅、氮化硅、氧化硅或氮氧化硅中的至少一者，所述第二盖帽层的材料与所述第一盖帽层的材料相同。

8.根据权利要求4所述的形成半导体结构的方法，其特征在于，所述形成所述第二盖帽层之后，还包括：

9.根据权利要求1所述的形成半导体结构的方法，其特征在于，所述硬掩模层的材料包括氮化硅或氮氧化硅中的至少一者。

10.根据权利要求1所述的形成半导体结构的方法，其特征在于，所述形成所述侧墙进一步包括：

11.一种半导体结构，其特征在于，采用如权利要求1～10中任一项所述的形成半导体结构的方法制备而成。