半导体器件及其制备方法、半导体封装结构、存储系统与流程

本公开涉及半导体芯片，尤其涉及一种半导体器件及其制备方法、半导体封装结构、存储系统。

背景技术：

1、贯穿硅通孔(through silicon via，tsv)是一种三维集成电路(3dic)互连技术，它结构上的特征在于垂直穿过构成堆栈的同一芯片的不同层或不同芯片。这些通道被称为“通过”硅通道，因为它们实际上是从一层穿透到另一层。与传统二维布局相比，tsv可以实现堆叠芯片的垂直互连，tsv能够显著缩短信号传输路径长度，减少延迟时间，并提高整体系统的集成度和信号传输效率。

技术实现思路

1、本公开的实施例提供一种半导体器件及其制备方法、半导体封装结构、存储系统。

2、本公开的实施例采用如下技术方案：

3、一方面，提供一种半导体器件，该半导体器件包括：连接结构和沿第一方向堆叠设置的第一裸片和第二裸片，所述第一裸片包括电路层；连接结构包括沿所述第一方向堆叠设置的第一子部和第二子部，所述第一子部与所述第二子部接触连接，其中，所述第一子部贯穿至少部分所述第一裸片且与所述电路层连接，所述第二子部贯穿所述第二裸片，所述第一子部具有沿所述第一方向排布的第一端和第二端，所述第二端相较于所述第一端远离所述电路层，所述第二子部具有沿所述第一方向排布的第三端和第四端，所述第三端相较于所述第四端靠近所述电路层，所述第二端在第二方向上的尺寸大于所述第三端在所述第二方向上的尺寸；所述第二方向垂直于所述第一方向。

4、在一些实施例中，所述第三端的端面与所述第二端的端面位于同一平面，所述第三端的端面边缘位于所述第二端的端面边缘以内。

5、在一些实施例中，在所述第一方向上，所述第三端的端面位于所述第一端的端面与所述第二端的端面之间。

6、在一些实施例中，所述第一子部包括第一导电柱和第一阻挡层，所述第一阻挡层围绕所述第一导电柱设置；所述第二子部包括第二导电柱和第二阻挡层，部分所述第二阻挡层围绕所述第二导电柱设置，且部分所述第二阻挡层还位于所述第一导电柱与所述第二导电柱之间，部分所述第二阻挡层分别与所述第一导电柱与所述第二导电柱接触连接。

7、在一些实施例中，部分所述第二导电柱伸入所述第一导电柱内部。

8、在一些实施例中，所述第二端在所述第二方向上的尺寸大于所述第一端在所述第二方向上的尺寸，所述第四端在所述第二方向上的尺寸大于所述第三端在所述第二方向上的尺寸。

9、在一些实施例中，所述半导体器件包括多个沿所述第一方向堆叠设置的裸片，多个所述裸片位于所述第一裸片和所述第二裸片之间，所述第一子部贯穿多个所述裸片，和/或，所述第二子部贯穿多个所述裸片。

10、在一些实施例中，所述半导体器件包括多个沿所述第一方向堆叠设置的裸片，多个所述裸片位于所述第二裸片沿所述第一方向背离所述第一裸片的一侧；所述连接结构还包括多个第三子部，相邻的所述第三子部接触连接，所述多个第三子部位于所述第二子部远离所述第一子部的一侧，且多个所述第三子部沿所述第一方向堆叠设置，一个所述第三子部贯穿至少一个所述裸片，所述多个第三子部中，最靠近所述第二子部的所述第三子部与所述第二子部接触连接。

11、在一些实施例中，所述第一裸片还包括沿所述第二方向邻接的基底和介质层，所述基底和所述介质层位于所述电路层沿所述第一方向的同一侧，所述第一子部贯穿所述介质层。

12、另一方面，还提供一种半导体器件的制备方法，包括：形成第一裸片，所述第一裸片包括电路层；形成第一子部，所述第一子部贯穿至少部分所述第一裸片且与所述电路层连接；形成第二裸片，所述第二裸片与所述第一裸片沿所述第一方向堆叠设置；形成第二子部，连接结构包括所述第一子部和所述第二子部，所述第二子部与所述第一子部沿所述第一方向堆叠设置，且所述第二子部与所述第一子部接触连接，其中，所述第二子部贯穿所述第二裸片，所述第一子部具有沿所述第一方向排布的第一端和第二端，所述第二端相较于所述第一端更靠近所述电路层，所述第二子部具有沿所述第一方向排布的第三端和第四端，所述第三端相较于所述第四端更远离所述电路层，所述第二端在第二方向上的尺寸大于所述第三端在所述第二方向上的尺寸；所述第二方向垂直于所述第一方向。

13、在一些实施例中，所述形成第一子部，包括：形成第一通孔，所述第一通孔贯穿至少部分所述第一裸片；在所述第一通孔内依次形成第一阻挡层和第一导电柱，所述第一阻挡层与所述电路层连接，所述第一导电柱具有凹槽。

14、在一些实施例中，所述形成第二子部，包括：形成第二通孔，所述第二通孔贯穿所述第二裸片，且所述第二通孔与所述凹槽连通；在所述第二通孔和所述凹槽内依次形成第二阻挡层和第二导电柱。

15、在一些实施例中，在所述形成第一子部之后，且在所述形成第二裸片之前，还包括：形成牺牲柱，所述牺牲柱位于所述凹槽内；所述形成第二通孔，包括：去除部分所述第二裸片和所述牺牲柱，以形成所述第二通孔和第三通孔，所述第二通孔与所述第三通孔沿所述第二方向间隔设置，所述第三通孔贯穿部分所述第二裸片至所述第二裸片的电路层；所述在所述第二通孔和所述凹槽内依次形成第二阻挡层和第二导电柱，包括：在所述第三通孔内依次形成第三阻挡层和第三导电柱。

16、在一些实施例中，所述形成第一裸片，还包括：形成多个裸片，所述多个裸片位于所述第一裸片沿所述第一方向的一侧，且多个所述裸片沿所述第一方向堆叠设置；所述形成第一通孔，还包括：使所述第一通孔贯穿所述多个裸片。

17、又一方面，提供一种半导体封装结构，该半导体封装结构包括：封装基板、如上所述的半导体器件，以及中介层；所述半导体器件位于封装基板沿所述第一方向的一侧，在所述第一方向上，所述中介层位于所述封装基板与所述半导体器件之间，且所述中介层分别与所述半导体器件和所述封装基板连接。

18、又一方面，提供一种存储系统，包括：如上所述的半导体器件和控制器，所述控制器耦合至所述半导体器件。

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述第三端的端面与所述第二端的端面位于同一平面，所述第三端的端面边缘位于所述第二端的端面边缘以内。

3.根据权利要求1所述的半导体器件，其特征在于，在所述第一方向上，所述第三端的端面位于所述第一端的端面与所述第二端的端面之间。

4.根据权利要求1所述的半导体器件，其特征在于，

5.根据权利要求4所述的半导体器件，其特征在于，部分所述第二导电柱伸入所述第一导电柱内部。

6.根据权利要求1-5中任一项所述的半导体器件，其特征在于，所述第二端在所述第二方向上的尺寸大于所述第一端在所述第二方向上的尺寸，所述第四端在所述第二方向上的尺寸大于所述第三端在所述第二方向上的尺寸。

7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括多个沿所述第一方向堆叠设置的裸片，多个所述裸片位于所述第一裸片和所述第二裸片之间，所述第一子部贯穿多个所述裸片，和/或，所述第二子部贯穿多个所述裸片。

8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括多个沿所述第一方向堆叠设置的裸片，多个所述裸片位于所述第二裸片沿所述第一方向背离所述第一裸片的一侧；

9.根据权利要求1所述的半导体器件，其特征在于，所述第一裸片还包括沿所述第二方向邻接的基底和介质层，所述基底和所述介质层位于所述电路层沿所述第一方向的同一侧，所述第一子部贯穿所述介质层。

10.一种半导体器件的制备方法，其特征在于，包括：

11.根据权利要求10所述的半导体器件的制备方法，其特征在于，所述形成第一子部，包括：

12.根据权利要求11所述的半导体器件的制备方法，其特征在于，所述形成第二子部，包括：

13.根据权利要求12所述的半导体器件的制备方法，其特征在于，在所述形成第一子部之后，且在所述形成第二裸片之前，还包括：

14.根据权利要求11所述的半导体器件的制备方法，其特征在于，所述形成第一裸片，还包括：

15.一种半导体封装结构，其特征在于，包括：

16.一种存储系统，其特征在于，包括：