基于并行多通道架构的直接数字频率合成器的信号生成方法

本发明属于频率合成，具体而言提供了一种基于并行多通道架构的直接数字频率合成器的信号生成方法及系统。

背景技术：

1、直接数字频率合成器（direct digital frequency synthesizer，ddfs）是频率合成技术中的核心组成部分，因其具有频率分辨率高、频率切换速度快、相位连续可调等优点，在常规单通道信号生成场景中得到了广泛应用。

2、然而，在相控阵雷达、高频仪器仪表、多通道通信系统等需要多通道同步输出以及复杂波形，如线性调频/啁啾信号、频移键控信号等生成的高性能应用场景中，传统的单核直接数字频率合成器设计存在以下不足：

3、单核设计受限于单一运算单元的处理能力。为保证信号精度和输出速率，现有技术通常采用以下两种方式之一：依赖大容量查找表（look-up table，lut）存储波形数据，导致存储资源成为系统瓶颈；采用复杂的实时运算架构，导致硬件资源如乘法器、加法器、寄存器等占用率显著升高。

4、单核架构针对定频信号、啁啾信号、频移键控（fsk）信号等多种工作模式的需求，需要重新设计外部配置链路，难以实现不同模式之间的快速、无缝切换。

5、单核直接数字频率合成器仅具备单通道波形合成能力。在需要内部多通道波形并行处理的场景中，只能采用串行分时处理的方式对多段波形数据进行逐段处理，再借助复杂的外部逻辑电路对处理结果进行整合输出。这种方式不仅显著增加了系统控制复杂度和信号延迟，还容易因分时处理引入的时序偏差导致各通道波形合成的一致性下降。

技术实现思路

1、本发明所要解决的技术问题在于，克服现有单核直接数字频率合成器在多通道同步输出、复杂波形生成场景中存在的速率瓶颈、资源占用高、多通道处理效率低、模式切换灵活性差的不足，提供一种多通道并行直接数字频率合成器的信号生成方法及系统。

2、为解决上述技术问题，本发明采用如下技术方案：一种基于并行多通道架构的直接数字频率合成器的信号生成方法，依据目标配置信号执行相应步骤，多通道并行计算相位控制字，基函数相位幅值转换模块进行幅值转换，后级时间交织数模转换器以多倍低速时钟进行选通和转换，得到目标啁啾数字周期信号。

3、具体包括：

4、步骤a、构建n个预定顺序的相位控制字生成通道，其中n≥2的正整数；执行全局复位操作，使各通道进入初始状态，为每个通道设置相位控制字初值；

5、步骤b、获取目标配置信号，并基于目标配置信号配置单周期内各通道的啁啾有效时段的起始频率控制字、终止频率控制字及对应信号变化率控制字；其中，单周期为啁啾信号扫描周期；目标配置信号至少包括通道选择字段、起始频率控制字、终止频率控制字、信号频率变化率控制字、延迟时长控制字和暂停时长控制字。

6、步骤c、基于目标配置信号所包含的延迟时长控制字和暂停时长控制字，确定单周期内各通道的延迟时段、啁啾信号有效时段和暂停时段的时长；在每个周期内，按时间顺序依次经历：延迟时段、啁啾信号有效时段、暂停时段；在每个时段的起始时刻，同步执行以下操作：

7、根据对应时段的信号频率变化率控制字，随时间步长逐次累加更新频率控制字，将更新后的频率控制字并行输入至各相位控制字生成通道，通过频率控制字随时间步长的逐次累加，更新对应通道的相位控制字；将每个更新后的相位控制字执行相位-幅度转换，获取对应幅度值并输出幅值信号；

8、对多路幅值信号执行时间交织数模转换，分别转换为对应的各时段信号，再按与相位控制字通道预定顺序相对应的时序整合各时段信号，生成单周期目标啁啾数字信号。

9、进一步地，前述步骤a中，根据系统的架构对各模块的初始变量赋初值，一般模块的各个初始变量赋为初值零，但多通道架构下相位控制字生成模块中的相位控制字pcw不能全部赋值为零，各相位控制字生成通道结构和内部逻辑运算一样，但有逻辑顺序的要求，多通道相同时钟周期内不是生成相同的相位控制字pcw，而是生成具有前后逻辑顺序的多个连续的相位控制字，这样就可以做到相同时钟周期更多连续的相位控制字，使系统达到更高的工作频率。

10、进一步地，前述步骤b中，先依据目标配置信号里各啁啾信号段的起始频率控制字、终止频率控制字，结合用于配置各啁啾信号段有效或非有效状态的线性调频信号配置使能信号，将预设起始频率控制字作为初始值，通过串行外设接口按时序逐一对单周期内依次出现的各啁啾信号有效时段，完成起始频率控制字与终止频率控制字的配置；

11、依据目标配置信号中的信号频率变化率控制字，搭配上述线性调频信号配置使能信号，以该信号频率变化率控制字为基准值，完成单周期内各啁啾信号有效时段对应信号变化率控制字的设定,另外也可以设置信号频率变化率为零，得到稳定频率的正弦信号。

12、进一步地，前述步骤c中，因一般系统预设延迟时段与暂停时段对应的信号变化率控制字均为 0，故针对单周期内的各个时段，按顺序依次执行以下步骤c1至c2：

13、步骤c1、 根据当前时段类型，更新频率控制字后执行步骤c2：

14、若当前时段为延迟时段，则以其后续时段的起始频率控制字更新频率控制字fcw；

15、若当前时段为暂停时段，则以其前序时段的终止频率控制字更新频率控制字fcw；

16、若当前时段为啁啾信号有效时段，则以该有效时段的起始频率控制字更新频率控制字 fcw。

17、步骤c2、 按时间步长对当前处理时段，依次执行下述步骤c2-1至c2-3，完成该时段信号的构建；

18、步骤c2-1、依据当前时段对应的信号变化率控制字，对当前时段更新后的频率控制字fcw进行增量更新，输出频率控制字累加结果；

19、步骤c2-2、将频率控制字的累加结果输入到各个相位控制子pcw生成通道，对频率控制字进行累加更新相位控制字，得到相位上逻辑连续的各通道对应相位控制字；

20、在实际应用中，n个结构和逻辑上相同的相位控制字生成通道并行，操作上相互独立，没有相互影响；

21、每个通道接收到更新后的频率控制字fcw，通过对频率控制字进行累加,更新相应的相位控制字。每个周期，更新后的相位控制字表示为：

22、，

23、因此可以简化得出啁啾信号所对应的表达式为：

24、

25、其中，k为初始频率控制字的累加周期数;为频率控制字步进量,为更新后的相位控制字。

26、其中，每个相位控制字生成通道的相位控制字pcw的初值不同各通道相位控制字初值按等差序列设置，将频率控制字步进量拆分为多个二进制倍数子步进量，所述子步进量通过移位运算获得，各通道累加对应子步进量以更新相位控制字，使n个通道在同一时钟周期内生成相位上连续的相位控制字序列，同时输出多个相位控制字。

27、步骤c2-3、对步骤c2-2输出的相位控制字进行截断处理，使其位数位数与后续相位-幅度转换的输入需求相匹配；将该高位截取后的相位控制字pcw 数据输入基于有限正交基函数系的相位-幅度转换模块，解算出对应相位的幅度值。

28、进一步地，前述步骤c2-3在实际应用中，相位-幅度转换模块不采用传统的rom结构，而是采用基于有限正交基函数系计算模式，具体执行以下步骤：

29、步骤c2-3-1、首先选定余弦函数在x=0处的有限阶麦克劳林展开式进行幅度近似合成，采用霍纳法则对原公式中的高次幂基函数实施分解，通过迭代执行“相乘—求和”操作减少乘法器的使用，实现硬件面积的节省,然后进入步骤c2-3-2；

30、步骤c2-3-2、利用余弦函数在[0,2π]相位区间具备的轴对称性与中心对称性，依据输入的无符号相位控制字pcw高2位的取值，将其划分为4个象限，并按照幅度绝对值相等的原则，把第二、三、四象限的相位值映射至第一象限，生成带符号正相位控制字a，同时由pcw 的高2位生成符号判断标志，用于后续对计算结果进行符号判定，随后进入步骤c2-3-3；

31、步骤c2-3-3、将相位控制字a输入由乘法器组与加法器组交错构成的计算模块，先对a做线性映射处理，使其落入[0,π/2]区间并形成变量x，再基于x通过多次将计算结果与对应系数相乘、累加的操作，完成从相位a到幅度绝对值的转换计算，随后进入步骤c2-3-4；

32、步骤c2-3-4、将计算结果输入限幅模块，对超出范围的溢出结果进行限幅处理；最后根据象限控制字生成的符号判断标志，对限幅后的计算结果进行符号判定，再执行无符号化处理，最终生成无符号的直接频率综合结果。

33、步骤c3、当前累计时间步长增加1，判断当前时段是否为延迟时段或暂停时段；若为是，则进一步判断当前累计时间步长是否达到目标配置信号中对应的延迟时长控制字或暂停时长控制字，若已达到，即刻终止当前时段的处理流程，若未达到，便进入下一时间步长并返回步骤c2继续执行流程。

34、若当前时段为啁啾信号有效时段，则检测频率控制字fcw是否与该有效时段的终止频率控制字一致；若一致，该时段的处理流程即终止，若不一致，便进入下一时间步长并返回步骤c2。

35、基于同样的发明构思，本发明还提供了基于并行多通道架构的直接数字频率合成器的信号生成系统，能够适配更好的工作频率，能够输入高精度高带宽的信号，同时具备完整丰富的模式切换功能，以提升模块的适用范围。

36、具体而言，基于并行多通道架构的直接数字频率合成器的信号生成系统，该系统用于实现上述方法，具体包括系统复位模块、配置信号接收处理模块、频率控制字更新模块、n个相位控制字生成通道、相位-幅度转换模块和时间交织数模转换器；其中，系统复位模块，分别与系统其他各个模块通信连接，用于进行系统复位；

37、配置信号接收处理模块，包括多路选择器，多路选择器用于接收目标配置信号中的线性调频信号配置使能信号、以及各啁啾信号段的起始频率控制字与终止频率控制字，配置单周期中依次排列的各啁啾信号有效时段的起始频率控制字、终止频率控制字和信号频率变化率控制字；

38、频率控制字更新模块，用于接收配置信号接收处理模块输出的信号变化率控制字，并依据对应时段的信号变化率控制字，随时间步长逐次累加更新频率控制字；

39、每个相位控制字生成通道由一个相位控制字合成模块实现，所述相位控制字合成模块用于接收频率控制字更新模块输出的更新频率控制字，随时间步长的逐次累加，更新对应通道的相位控制字；

40、相位-幅度转换模块，用于接收相位控制字合成模块输出的更新后的相位控制字，并将相位控制字转换为对应的幅度值，输出各通道对应的幅值信号；

41、时间交织数模转换器，用于接收相位-幅度转换模块输出的幅值信号，并对幅值信号进行选通转换，输出目标啁啾数字信号。

42、进一步地，前述配置信号接收处理模块集成有串行外设接口spi；串行外设接口spi的输入端用于接收外部输入的目标配置信号，其输出端分两路完成数据传输，一路与配置信号接收处理模块中多路选择器的输入端相连接，向该多路选择器发送经 spi 处理后的目标配置信号部分数据，另一路与信号控制模块相连接，向啁啾信号控制模块发送经spi 处理后的目标配置信号另一部分数据。

43、进一步地，前述每个相位控制字合成模块包括多路移位器，加法器组和寄存器组，其中，多路移位器将本模块相位差值运算中的倍乘项拆解为二进制移位运算；加法器组将移位输出各项与当前相位控制字进行逐级累加运算；寄存器组由同一时钟同步驱动，每个时钟周期输出一个相位控制字；

44、所有相位控制字合成模块在同一时钟驱动下并行工作，输出n个相邻且相位连续的相位控制字并发送至相位-幅度转换模块。

45、进一步地，相位-幅度转换模块对生成的多通道连续相位控制字有两种处理方式。这两种方法对并行多通道直接频合成器架构都适用，具体为：

46、第一种是相位控制字pcw合成模块与基函数相位-幅值转换模块一一对应且均工作在低速时钟下，通过乘法器并行生成m个连续的幅度值，将定频信号输出看作斜率为0的线性啁啾信号。末端dac以高速时钟按顺序扫描四个数字幅度值并转换，最终以m倍低速时钟的频率进行幅度值的输出。这种方法需要两路时钟，最高低速时钟和严格m倍于低速时钟的高速时钟，针对高速时钟的分频通过模拟电路实现，通过充足的充放电电流保证带负载能力。此处m与相位控制字生成通道数量相同。

47、第二种是c个相位控制字pcw合成模块对应一个基函数相位-幅值转换模块，通过一个c倍低速时钟的中速时钟输入基函数相位-幅值转换模块，使其输入在c个pcw之间扫描。后端再通过p选1时钟将结果输入dac。这种方法需要三路时钟，其中一个低速时钟，严格c倍于低速时钟的中速时钟和严格p倍于低速时钟的高速时钟。这种方案存在比较复杂的时序安排和mux选通逻辑，唯一的优势是可以节省面积，降低部分功耗。

48、进一步地，前述相位-幅度转换模块基于有限正交基函数系展开，包括象限映射模块、乘法器组模块、加法器组模块和限幅模块；相位控制字合成模块输出的相位控制字输入至象限映射模块经象限压缩后，取相位控制字的低位部分送入乘法器组模块和加法器组模块完成运算，得到无符号的幅度值；将无符号的幅度值输入至限幅模块对输出最大值进行限定。

49、同时，基于同样的发明构思，本发明还公开了一种基于并行多通道架构的直接数字频率合成器，所述直接数字频率合成器执行上述方法过程，生成单周期目标啁啾数字信号。

50、本发明采用了上述技术方案，与现有技术相比，该技术及系统具有以下技术效果：

51、1）本发明通过相位控制字多通道并行生成与基于有限正交基函数系的相位-幅度转换，结合时间交织数模转换，显著提高了内部波形合成效率，降低了信号延迟，并获得了更高的频谱纯度。

52、2）本发明采用并行多通道架构与时间交织数模转换技术，有效突破了单路dds的速率限制，能够在现有工艺下实现更高频率、更高质量的信号输出。

53、3）本发明多通道并行及高效转换结构，降低了对单路运算速度和存储深度的要求，优化了硬件资源利用率，有利于系统小型化和低成本设计。

54、4）本发明通过为各通道相位控制字赋予连续的非零初值，并结合逐次累加的频率控制字更新机制，保证了啁啾信号起始相位的连续性，提升了信号合成的整体精度与系统最高工作频率。