一种栅源共享接触孔的测试结构以及测试结构的检测方法与流程

本技术涉及半导体制造与测试，具体涉及一种栅源共享接触孔的测试结构以及测试结构的检测方法。

背景技术：

1、随着半导体工艺节点不断微缩，静态随机存取存储器（static random accessmemory，sram）作为芯片中面积占比最大的核心存储单元，其结构的紧凑性和工艺的复杂性日益增加。在先进的sram位单元（bit cell）设计中，为了追求极致的面积微缩，通常采用多晶硅（poly）头部共享接触孔（shared contact）的结构设计，即通过一个接触孔同时连接两个反相器的源/漏极或多晶硅栅极，以减少接触孔占用的面积。

2、然而，在小尺寸工艺节点下，器件性能与可靠性的双重需求导致多晶硅保护层的厚度显著增加。这种厚度的增加使得后续层间介质层（ild）的沉积工艺面临巨大挑战，极易在深宽比极高的沟槽结构中形成空洞（void）。尽管在某些先进工艺中，由于工艺波动窗口极其狭窄，完全避免微小空洞的形成在物理上几乎不可能，且微小的空洞通常不会对良率产生实质性影响；但是，一旦形成较大尺寸的空洞，在后续的共享接触孔刻蚀或钨（w）填充沉积过程中，钨金属极易流入这些空洞中。这种异常的金属填充不仅可能导致相邻器件之间发生桥接（bridge）失效，造成短路，还会严重影响器件的长期电学可靠性。

3、为了监控接触孔及通孔的工艺质量，现有的晶圆测试键（test key）设计通常采用通孔链（via chain）或开尔文电阻（kelvin structure）等常规结构。然而，这些传统测试结构存在明显的局限性：（1）无法真实反映sram共享接触孔复杂的实际地形地貌，（2）无法复现sram内部特有的大尺寸空洞问题。

4、因此，如何提供一种可真实模式sram共享接触孔实际工艺环境，且在节省芯片面积的前提下，可有效监控共享接触孔电阻及潜在空洞缺陷的测试结构是需要解决的技术问题。

技术实现思路

1、本技术实施例提供了一种栅源共享接触孔的测试结构，以真实模式sram共享接触孔实际工艺环境，且在节省芯片面积的前提下，可有效监控共享接触孔电阻及潜在空洞缺陷。本技术实施例还提供一种测试结构的检测方法，可有效监控共享接触孔电阻及潜在空洞缺陷。

2、具体方案如下：

3、第一方面， 本技术实施例提供了一种栅源共享接触孔的测试结构，包括：第一测试链路和第二测试链路，其中，每一测试链路均包含串联连接的多个测试单元，任意相邻两个测试单元通过导电层电连接；其中，所述测试单元包括：有源区，第一栅极和第二栅极；覆盖所述有源区、所述第一栅极和所述第二栅极的层间介质层；位于所述层间介质层上方的导电层；所述有源区的第一侧通过贯穿所述层间介质层的第一栅源共享接触孔内的导电材质与所述第一栅极电连接，所述有源区的第二侧通过贯穿所述层间介质层的第二栅源共享接触孔内的导电材质与所述第二栅极电连接；所述导电层包括交替分布的第一导电部和第二导电部；所述第一测试链路的首端为第m1测试单元的所述第一导电部，所述第一测试链路的尾端为第m1+n测试单元的所述第二导电部；所述第二测试链路的首端为第m2测试单元的所述有源区的第二侧，所述第二测试链路的尾端为第m2+n测试单元的所述有源区的第一侧；所述测试结构用于在通电时，获取所述第一测试链路的电参数和所述第二测试链路的电参数的参数结果，所述参数结果用于反映与该测试结构同步形成的器件结构的制作质量结果。

4、可选的，在所述第一测试链路中，以所述第m1测试单元的所述第一导电部为第一电信号起始检测点，以所述第m1+n测试单元的所述第二导电部为第一电信号终端检测点，所述第一测试链路中电信号导通方向为：在每个测试单元内部，经由所述第一导电部通过所述第一栅源共享接触孔内的导电材质垂直导通至所述有源区的第一侧、由所述有源区的第一侧水平导通至所述有源区的第二侧、由所述有源区的第二侧通过所述第二栅源共享接触孔内的导电材质垂直导通至所述第二导电部；在所述第二测试链路中，以所述第m2测试单元的所述有源区的第二侧为第二电信号起始检测点，以所述第m2+n测试单元的所述有源区的第一侧为第二电信号终端检测点；所述第二测试链路中的电信号导通方向为：在当前测试单元中，经由所述有源区的第二侧通过所述第二栅源共享接触孔内的导电材质垂直导通至所述第二导电部，由所述当前测试单元的第二导电部水平导通至后一相邻测试单元的所述第一导电部，在所述后一相邻测试单元中，由所述第一导电部通过所述第一栅源共享接触孔内的导电材质垂直导通至所述有源区的第一侧。

5、可选的，所述测试结构设置于晶圆的划片道中。

6、可选的，所述测试结构与所述晶圆的器件功能区采用相同的制造工艺。

7、可选的，所述第一栅极和所述第二栅极均呈条状延伸，第一栅极的第一端连接于所述第一测试链路中的第一栅源共享接触孔内的导电材质，第二栅极的第一端连接于所述第一测试链路中的第二栅源共享接触孔内的导电材质，所述第一栅极和所述第二栅极分别对应的第二端均延伸至所述第二测试链路中的有源区的上方、未连接所述第二测试链路的第一栅源共享接触孔和第二栅源共享接触孔。

8、可选的，所述器件结构的制作质量结果用于表征所述第一栅源共享接触孔和所述第二栅源共享接触孔中的至少一个是否存在电参数异常。

9、第二方面，本技术实施例提供了一种测试结构的检测方法，所述测试结构为第一方面所述的测试结构，所述方法包括：向所述测试结构的第一测试链路的首端和尾端施加测试信号，获得第一电参数；向所述测试结构的第二测试链路的首端和尾端施加测试信号，获得第二电参数；根据所述第一电参数和所述第二电参数之间的参数结果，确定所述测试结构的测试结果，用于反映与所述测试结构同步形成的器件结构的制作质量结果。

10、可选的，所述制作质量结果用于表征与所述测试结构同步形成的器件结构的所述第一栅源共享接触孔和所述第二栅源共享接触孔中的至少一个是否存在电参数异常；所述根据所述第一电参数和所述第二电参数之间的参数结果，确定所述测试结构的测试结果，包括：基于所述第一电参数和所述第二电参数之间的差异程度，判断所述第一栅源共享接触孔和所述第二栅源共享接触孔中的至少一个是否存在电参数异常。

11、可选的，所述第一电参数包括第一电阻值，所述第二电参数包括第二电阻值，所述基于所述第一电参数和所述第二电参数之间的差异程度，判断所述第一栅源共享接触孔和所述第二栅源共享接触孔中的至少一个是否存在电参数异常，包括：获取所述第一电阻值和所述第二电阻值的电阻差异值，所述电阻差异值为所述第一电阻值和所述第二电阻值的差值的绝对值，或者为所述第一电阻值和所述第二电阻值的比值；如果所述电阻差异值大于预设的差异阈值，且所述第一电阻值和所述第二电阻值中的至少一个小于预设的短路电阻阈值，则确定所述电参数异常为短路缺陷；如果所述第一电阻值和所述第二电阻值均大于预设的断路电阻阈值，则确定所述电参数异常为断路缺陷。

12、与现有技术相比，本技术具有以下优点：

13、本技术实施例提供一种栅源共享接触孔的测试结构，包括：第一测试链路和第二测试链路，其中，每一测试链路均包含串联连接的多个测试单元，任意相邻两个测试单元通过导电层电连接；其中，所述测试单元包括：有源区，第一栅极和第二栅极；覆盖所述有源区、所述第一栅极和所述第二栅极的层间介质层；位于所述层间介质层上方的导电层；所述有源区的第一侧通过贯穿所述层间介质层的第一栅源共享接触孔内的导电材质与所述第一栅极电连接，所述有源区的第二侧通过贯穿所述层间介质层的第二栅源共享接触孔内的导电材质与所述第二栅极电连接；所述导电层包括交替分布的第一导电部和第二导电部；所述第一测试链路的首端为第m1测试单元的所述第一导电部，所述第一测试链路的尾端为第m1+n测试单元的所述第二导电部；所述第二测试链路的首端为第m2测试单元的所述有源区的第二侧，所述第二测试链路的尾端为第m2+n测试单元的所述有源区的第一侧；所述测试结构用于在通电时，获取所述第一测试链路的电参数和所述第二测试链路的电参数的参数结果，所述参数结果用于反映与该测试结构同步形成的器件结构的制作质量结果。

14、本技术实施例提供的栅源共享接触孔的测试结构，通过在测试单元中构建包含有源区、第一栅极、第二栅极以及覆盖它们的层间介质层的堆叠结构，并利用贯穿层间介质层的第一栅源共享接触孔和第二栅源共享接触孔实现有源区与栅极的电连接，使得该测试结构在物理布局和材质堆叠上直接模拟了sram位单元中多晶硅头部共享接触孔的实际构造。这种构造使得测试结构在晶圆制造过程中与sram阵列经历完全相同的刻蚀、沉积和化学机械抛光等工艺流程，从而能够真实复现sram内部因高深宽比和厚保护层导致的层间介质层空洞分布特征。在此基础上，通过设计包含串联连接的多个测试单元的第一测试链路和第二测试链路，将单个接触孔的工艺状态转化为整条链路的电参数变化。当工艺波动导致层间介质层中出现大尺寸空洞，且后续金属填充过程发生异常流入时，链路的电阻值或漏电流将发生可测量的改变。这种设计消除了常规测试结构因图形密度和负载效应差异而无法反映sram内部真实地形地貌的矛盾，使得测试结构能够精准捕获由大尺寸空洞引发的金属桥接或电阻异常，从而在晶圆测试阶段有效识别并拦截因共享接触孔工艺偏差导致的潜在可靠性风险。