阵列基板及其制备方法和显示面板与流程

本技术涉及显示，具体涉及阵列基板及其制备方法和显示面板。

背景技术：

1、在显示技术领域，尤其是有机发光二极管(organic light-emitting diode，简称为oled)显示面板的发展过程中，低温多晶氧化物(low-temperature polycrystallineoxide，简称为ltpo)技术的出现为显示面板功耗的控制提供了可能。ltpo技术能够在不同的场景下灵活调整屏幕的刷新率，从而达到降低功耗的目的。在显示面板显示静态内容时可以节省大量的电量，对于移动设备来说，这有助于延长电池续航时间。然而，受限于相关技术，目前的显示面板仍不能满足需求。

技术实现思路

1、有鉴于此，本技术实施例提供了一种阵列基板及其制备方法和显示面板。

2、本技术第一方面提供了一种阵列基板，包括第一像素电路区、第二像素电路区和孔区，第一像素电路区位于第二像素电路区和孔区之间；

3、阵列基板包括：

4、衬底；

5、至少一个第一像素电路，位于衬底的一侧，且至少一个第一像素电路位于第一像素电路区；第一像素电路包括至少一个晶体管，至少一个晶体管包括第一晶体管，第一晶体管包括第一栅极、第二栅极、第一绝缘层和第一连接结构，第一栅极位于衬底与第二栅极之间，第一栅极在衬底上的正投影与第二栅极在衬底上的正投影存在交叠；第一绝缘层位于第一栅极和第二栅极之间，第一绝缘层中具有第一过孔；第一连接结构位于第一过孔中，第一栅极和第二栅极通过第一连接结构电连接。

6、在一个实施例中，第一过孔位于第一栅极和第二栅极在衬底上的正投影存在交叠处；

7、和/或，沿与衬底所在平面平行的方向，第一栅极的宽度大于第二栅极的宽度；

8、和/或，第一栅极的材料包括金属，第二栅极的材料包括氧化铯钨；

9、和/或，在第一方向上，第一过孔的宽度小于或等于6μm，在第二方向上，第一过孔的宽度小于或等于6μm，第一方向与第二方向相交。

10、在一个实施例中，至少一个晶体管还包括：第二晶体管，第二晶体管包括第三栅极、第四栅极、第二绝缘层和第二连接结构，第三栅极位于衬底与第四栅极之间，第三栅极在衬底上的正投影与第四栅极在衬底上的正投影存在交叠；第二绝缘层位于第三栅极和第四栅极之间，第二绝缘层中具有第二过孔；第二连接结构位于第二过孔中，第三栅极和第四栅极通过第二连接结构电连接；

11、和/或，在同一个第一像素电路中，第一晶体管对应至少一个第一过孔，第二晶体管对应至少一个第二过孔；

12、和/或，在同一个第一像素电路中，第一过孔和第二过孔复用为同一个过孔；

13、和/或，在多个第一像素电路中，多个第一晶体管对应同一个第一过孔，多个第二晶体管对应同一个第二过孔；

14、和/或，在多个第一像素电路中，第一过孔和第二过孔复用为同一个过孔，多个第一晶体管和多个第二晶体管对应一个过孔；

15、和/或，在第一方向上，第二过孔的宽度小于或等于6μm，在第二方向上，第二过孔的宽度小于或等于6μm，第一方向与第二方向相交；

16、和/或，第一过孔在第一像素电路区均匀分布；

17、和/或，第二过孔在第一像素电路区均匀分布；

18、和/或，在同一个第一像素电路中，第一过孔和第二过孔复用为同一个过孔，过孔至第一晶体管的距离与过孔至第二晶体管的距离一致；

19、和/或，沿与衬底所在平面平行的方向，第三栅极的宽度大于第四栅极的宽度；

20、和/或，第三栅极的材料包括金属，第四栅极的材料包括氧化铯钨；

21、和/或，第二过孔位于第三栅极和第四栅极在衬底上的正投影存在交叠处；

22、和/或，第三栅极与第一栅极同层设置；

23、和/或，第二栅极与第四栅极同层设置；

24、和/或，第一绝缘层与第二绝缘层同层设置。

25、在一个实施例中，阵列基板还包括导电层，位于第一像素电路背离衬底的一侧，导电层经过第一过孔与第一栅极和第二栅极电连接，位于第一过孔中的导电层形成第一连接结构；

26、和/或，第一过孔贯穿第二栅极；

27、和/或，第二栅极延伸至第一过孔中与第一栅极电连接，位于第一过孔中的第二栅极形成第一连接结构。

28、在一个实施例中，还包括：

29、至少一个第二像素电路，位于衬底的一侧，且位于第二像素电路区；第二像素电路包括至少一个晶体管，至少一个晶体管包括第三晶体管，第三晶体管包括第五栅极、第六栅极、第三绝缘层和第三连接结构，第五栅极位于衬底与第六栅极之间，第五栅极在衬底上的正投影与第六栅极在衬底上的正投影存在交叠；第三绝缘层位于第五栅极和第六栅极之间，第三绝缘层中具有第三过孔；第三连接结构位于第三过孔中，第五栅极和第六栅极通过第三连接结构电连接；

30、和/或，在第二像素电路中，至少一个晶体管还包括第四晶体管，第四晶体管包括第七栅极、第八栅极、第四绝缘层和第四连接结构，第七栅极位于衬底与第八栅极之间，第七栅极在衬底上的正投影与第八栅极在衬底上的正投影存在交叠；第四绝缘层位于第七栅极和第八栅极之间，第四绝缘层中具有第四过孔；第四连接结构位于第四过孔中，第七栅极和第八栅极通过第四连接结构电连接。

31、在一个实施例中，在同一个第二像素电路中，第三晶体管对应至少一个第三过孔，第四晶体管对应至少一个第四过孔；

32、和/或，在同一个第二像素电路中，第三过孔和第四过孔复用为同一个过孔；

33、和/或，在多个第二像素电路中，多个第三晶体管对应同一个第三过孔，多个第四晶体管对应同一个第四过孔；

34、和/或，在多个第二像素电路中，第三过孔和第四过孔复用为同一个过孔，多个第一晶体管和多个第二晶体管对应一个过孔；

35、和/或，第三过孔在第二像素电路区均匀分布；

36、和/或，第四过孔在第二像素电路区均匀分布；

37、和/或，在同一个第二像素电路中，第三过孔和第四过孔复用为同一个过孔，过孔至第三晶体管的距离与过孔至第四晶体管的距离一致。

38、在一个实施例中，第三过孔位于第五栅极和第六栅极在衬底上的正投影存在交叠处；

39、和/或，第四过孔位于第七栅极和第八栅极在衬底上的正投影存在交叠处；

40、和/或，在第一方向上，第三过孔的宽度小于或等于6μm，在第二方向上，第三过孔的宽度小于或等于6μm，第一方向与第二方向相交；

41、和/或，在第一方向上，第四过孔的宽度小于或等于6μm，在第二方向上，第四过孔的宽度小于或等于6μm，第一方向与第二方向相交；

42、和/或，沿与衬底所在平面平行的方向，第五栅极的宽度大于第六栅极的宽度；

43、和/或，沿与衬底所在平面平行的方向，第七栅极的宽度大于第八栅极的宽度。

44、本技术第二方面提供了一种阵列基板的制备方法，包括：

45、在衬底的一侧，且在第一像素电路区制备第一栅极；

46、在第一栅极背离衬底的一侧依次制备第一绝缘层和第二栅极，第一绝缘层中具有第一过孔，在第一绝缘层中制备第一连接结构，获得包括至少一个晶体管的第一像素电路；其中，第一栅极和第二栅极通过第一连接结构电连接，第一栅极在衬底上的正投影与第二栅极在衬底上的正投影存在交叠。

47、在一个实施例中，在第一栅极背离衬底的一侧依次制备第一绝缘层和第二栅极，第一绝缘层中具有第一过孔，在第一绝缘层中制备第一连接结构的步骤包括：

48、在第一栅极背离衬底的一侧制备第一绝缘层，在第一绝缘层中开设第一过孔；

49、在第一绝缘层背离衬底的一侧制备第二栅极，第二栅极延伸至第一过孔中与第一栅极电连接，位于第一过孔中的第二栅极形成第一连接结构；

50、和/或，在第一栅极背离衬底的一侧依次制备第一绝缘层和第二栅极，第一绝缘层中具有第一过孔，在第一绝缘层中制备第一连接结构的步骤包括：

51、在第一栅极背离衬底的一侧依次制备第一绝缘层和第二栅极，开设贯穿第一绝缘层和第二栅极的第一过孔；

52、在第二栅极背离衬底的一侧制备导电层，导电层经过第一过孔与第一栅极和第二栅极电连接，位于第一过孔中的导电层形成第一连接结构。

53、本技术第三方面提供了一种显示面板，包括前述的阵列基板，或者，包括前述的制备方法制备得到的阵列基板。

54、根据本技术实施例提供的阵列基板，位于孔区和第二像素电路区之间的第一像素电路区中，第一像素电路的第一晶体管包括两个栅极，两个栅极通过第一绝缘层中的过孔直接相连，使得两个栅极的电位几乎相同，两个栅极之间几乎不会出现信号延迟，利于改善第一像素电路区对应的显示面板中的显示不均的现象。