一种集成过压保护功能的功率器件、制造方法和芯片与流程

本技术属于半导体，具体涉及一种集成过压保护功能的功率器件、制造方法和芯片。

背景技术：

1、当前功率器件设计中，大多数igbt（insulated gate bipolar transistor，绝缘栅双极型晶体管）功率模块仍依赖外部驱动电路实现过压保护，当开关瞬态引发集电极电压过冲时，外部保护电路需通过分立元件触发钳位以防止器件击穿，但这一方案不仅导致封装设计成本增加、模块体积变大，还因电路中信号延迟会削弱过压保护的可靠性。

2、相关技术通过在功率器件内部集成雪崩二极管进行过压钳位。由于在igbt中集成雪崩二极管后，导致igbt的击穿电压被永久锁定在偏低的雪崩二极管的水平，无法恢复至原始器件的额定击穿电压，导致器件额定电压能力的不可逆永久性下降。因此，难以满足不影响igbt基本参数的前提下进行过压保护的需求。

技术实现思路

1、本技术实施例的目的是提供一种集成过压保护功能的功率器件、制造方法和芯片，能够解决现有的功率器件过压保护功能可靠性低、功能不可控的问题。

2、第一方面，本技术实施例提供了一种集成过压保护功能的功率器件，包括：

3、n型漂移区；所述n型漂移区包括过压保护区；

4、沟槽，设于所述n型漂移区内且与所述n型漂移区的上表面齐平；所述沟槽沿横向间隔排列且相互平行；所述沟槽包括位于所述过压保护区的多个假栅沟槽和多个浮空沟槽，所述假栅沟槽分为两组分别排列在所述过压保护区的两端，所述浮空沟槽排列在两组假栅沟槽之间；

5、第一p型环，设于所述过压保护区内、每组内的假栅沟槽之间以及下方；

6、第一p型阱区，设于所述浮空沟槽的两侧；

7、第二p型环，设于所述浮空沟槽的下方；所述第二p型环之间互相接触，两端的所述第二p型环与所述第一p型环接触，与所述第一p型阱区不接触；

8、氧化层，设于所述沟槽内的底部和侧壁；

9、多晶硅层，设于所述沟槽内部的氧化层内；所述多晶硅层的侧面和底部与所述氧化层接触；

10、p+区，设于各个沟槽的两侧、所述n型漂移区内且与所述n型漂移区的上表面齐平；

11、n+区，设于所述浮空沟槽的两侧、所述n型漂移区内且与所述n型漂移区的上表面齐平；所述n+区的一侧与所述p+区连接，另一侧与所述浮空沟槽的侧面连接；

12、第一介质层，设于所述过压保护区的两组假栅沟槽的上表面；

13、控制电极，设于所述第一介质层内、所述过压保护区每组内的假栅沟槽之间的p+区的上表面；

14、发射极金属，设于所述n型漂移区的上表面、所述第一介质层的上表面和侧边；所述发射极金属通过所述第一介质层与所述控制电极隔离；

15、n型截止层，设于所述n型漂移区的下方；

16、p型集电区，设于所述n型截止层的下方；

17、集电极金属，设于所述p型集电区的下方；

18、在所述控制电极浮空的情况下，所述第一p型环和所述第二p型环的电势随着所述集电极金属的电势升高而升高，同时带动浮空沟槽电势升高，并在浮空沟槽两侧的第一p型阱区中产生电子沟道，以使所述集电极金属的电压钳位在预设钳位电压；在所述控制电极接地的情况下，所述第一p型环和所述第二p型环的电势为零。

19、可选地，所述预设钳位电压根据所述第一p型阱区的掺杂浓度确定。

20、可选地，所述n型漂移区还包括：元胞区和过渡区；所述过压保护区的一侧与所述元胞区连接，另一侧与所述过渡区连接；所述沟槽还包括位于所述元胞区的多个假栅沟槽和至少一个真栅沟槽，以及位于所述过渡区的多个假栅沟槽；所述元胞区内的假栅沟槽靠近所述过压保护区；所述过渡区内的假栅沟槽分为靠近所述过压保护区的假栅沟槽组和远离所述过压保护区的假栅沟槽组；所述n+区还设于所述真栅沟槽的两侧、所述n型漂移区内且与所述n型漂移区的上表面齐平，所述n+区的另一侧与所述p+区连接；所述发射极金属还设于所述元胞区和所述过渡区的n型漂移区的上表面；所述集成过压保护功能的功率器件还包括：

21、第二p型阱区，设于所述真栅沟槽的两侧，所述元胞区的假栅沟槽的两侧，以及所述过渡区中靠近所述过压保护区的假栅沟槽组的假栅沟槽的两侧；

22、第三p型环，设于所述过渡区中远离所述过压保护区的假栅沟槽组的下方，以及所述过渡区的p+区的下方。

23、可选地，所述第一p型阱区的掺杂浓度小于所述第二p型阱区的掺杂浓度。

24、可选地，所述过压保护区的面积小于所述元胞区的面积。

25、可选地，所述n型漂移区还包括：终端区；所述终端区的一侧与所述过渡区远离所述过压保护区的一侧连接；所述第三p型环还设于所述终端区中与所述过渡区接触的n型漂移区内且与所述n型漂移区的上表面齐平，所述终端区中的第三p型环与所述过渡区中的第三p型环接触；所述集成过压保护功能的功率器件还包括：

26、终端截止环，设于所述终端区的n型漂移区内且与所述n型漂移区的上表面齐平；所述终端截止环与所述第三p型环不接触；

27、第二介质层，设于所述终端区除所述终端截止环以外的上表面；

28、金属场板，设于所述第二介质层的上表面；

29、截止环金属，设于所述终端截止环的上表面；所述截止环金属的侧边与所述第二介质层的侧边接触。

30、第二方面，本技术实施例提供了一种集成过压保护功能的功率器件的制造方法，用于制造上述的集成过压保护功能的功率器件，所述方法包括：

31、提供n型漂移区；所述n型漂移区包括过压保护区；

32、在所述n型漂移区内且与所述n型漂移区的上表面齐平的区域进行刻蚀，形成沟槽；所述沟槽沿横向间隔排列且相互平行；所述沟槽包括位于所述过压保护区的多个假栅沟槽和多个浮空沟槽，所述假栅沟槽分为两组分别排列在所述过压保护区的两端，所述浮空沟槽排列在两组假栅沟槽之间；

33、在所述过压保护区内、每组内的假栅沟槽之间以及下方注入p型离子，形成第一p型环；

34、在所述浮空沟槽的两侧注入p型离子，形成第一p型阱区；

35、在所述浮空沟槽的下方注入p型离子，形成第二p型环；所述第二p型环之间互相接触，两端的所述第二p型环与所述第一p型环接触，与所述第一p型阱区不接触；

36、在所述沟槽内的底部和侧壁，形成氧化层；

37、在所述沟槽内部的氧化层内淀积多晶硅，形成多晶硅层；所述多晶硅层的侧面和底部与所述氧化层接触；

38、在所述浮空沟槽的两侧、所述n型漂移区内且与所述n型漂移区的上表面齐平的区域注入n型离子，形成n+区；所述n+区的一侧与所述浮空沟槽的侧面连接；

39、在各个沟槽的两侧、所述n型漂移区内且与所述n型漂移区的上表面齐平、除所述n+区以外的区域注入p型离子，形成p+区；

40、在所述过压保护区的两组假栅沟槽的上表面，形成第一介质层；

41、对所述第一介质层进行刻蚀，在所述过压保护区每组内的假栅沟槽之间的p+区的上表面淀积金属，形成控制电极；

42、在所述n型漂移区的上表面、所述第一介质层的上表面和侧边的区域淀积金属，形成发射极金属；所述发射极金属通过所述第一介质层与所述控制电极隔离；

43、在所述n型漂移区的下方注入n型离子，形成n型截止层；

44、在所述n型截止层的下方注入p型离子，形成p型集电区；

45、在所述p型集电区的下方淀积金属，形成集电极金属；

46、在所述控制电极浮空的情况下，所述第一p型环和所述第二p型环的电势随着所述集电极金属的电势升高而升高，同时带动浮空沟槽电势升高，并在浮空沟槽两侧的第一p型阱区中产生电子沟道，以使所述集电极金属的电压钳位在预设钳位电压；在所述控制电极接地的情况下，所述第一p型环和所述第二p型环的电势为零。

47、可选地，所述预设钳位电压根据所述第一p型阱区的掺杂浓度确定。

48、可选地，所述n型漂移区还包括：元胞区和过渡区；所述过压保护区的一侧与所述元胞区连接，另一侧与所述过渡区连接；所述沟槽还包括位于所述元胞区的多个假栅沟槽和至少一个真栅沟槽，以及位于所述过渡区的多个假栅沟槽；所述元胞区内的假栅沟槽靠近所述过压保护区；所述过渡区内的假栅沟槽分为靠近所述过压保护区的假栅沟槽组和远离所述过压保护区的假栅沟槽组；所述n+区还设于所述真栅沟槽的两侧、所述n型漂移区内且与所述n型漂移区的上表面齐平，所述n+区的另一侧与所述p+区连接；所述发射极金属还设于所述元胞区和所述过渡区的n型漂移区的上表面；所述方法还包括：

49、在所述真栅沟槽的两侧，所述元胞区的假栅沟槽的两侧，以及所述过渡区中靠近所述过压保护区的假栅沟槽组的假栅沟槽的两侧注入p型离子，形成第二p型阱区；

50、在所述过渡区中远离所述过压保护区的假栅沟槽组的下方，以及所述过渡区的p+区的下方形成第三p型环。

51、可选地，所述第一p型阱区的掺杂浓度小于所述第二p型阱区的掺杂浓度。

52、可选地，所述过压保护区的面积小于所述元胞区的面积。

53、可选地，所述n型漂移区还包括：终端区；所述终端区的一侧与所述过渡区远离所述过压保护区的一侧连接；所述第三p型环还设于所述终端区中与所述过渡区接触的n型漂移区内且与所述n型漂移区的上表面齐平，所述终端区中的第三p型环与所述过渡区中的第三p型环接触；所述方法还包括：

54、在所述终端区的n型漂移区内且与所述n型漂移区的上表面齐平的区域，形成终端截止环；所述终端截止环与所述第三p型环不接触；

55、在所述终端区除所述终端截止环以外的上表面，形成第二介质层；

56、在所述第二介质层的上表面淀积金属，形成金属场板；

57、在所述终端截止环的上表面淀积金属，截止环金属；所述截止环金属的侧边与所述第二介质层的侧边接触。

58、第三方面，本技术实施例提供了一种芯片，包括上述的集成过压保护功能的功率器件。

59、本技术实施例包括以下优点：

60、本技术实施例的集成过压保护功能的功率器件包括：n型漂移区、沟槽、第一p型环、第一p型阱区、第二p型环、氧化层、多晶硅层、p+区、n+区、第一介质层、控制电极、发射极金属、n型截止层、p型集电区和集电极金属。

61、n型漂移区包括过压保护区；通过将过压保护功能集成在功率器件内，不用依赖外部的分立元件，降低了系统成本和体积，还避免了信号延迟。

62、沟槽，设于所述n型漂移区内且与所述n型漂移区的上表面齐平；沟槽沿横向间隔排列且相互平行；沟槽包括位于过压保护区的多个假栅沟槽和多个浮空沟槽，假栅沟槽分为两组分别排列在过压保护区的两端，浮空沟槽排列在两组假栅沟槽之间；通过p型环、第一p型阱区和浮空沟槽的组合，形成了内部mos结构，可以控制沟道的开启。

63、第一p型环，设于过压保护区内、每组内的假栅沟槽之间以及下方；第一p型阱区，设于浮空沟槽的两侧；第二p型环，设于浮空沟槽的下方；第二p型环之间互相接触，两端的第二p型环与第一p型环接触，与第一p型阱区不接触；第一p型环和第二p型环共同构成了保护结构的主体，确保了当保护功能开启时，过压电流能够被引导至一个独立的、低阻抗的路径，而不会流经主功率器件区域，从而避免了对主器件造成热损伤。

64、氧化层，设于沟槽内的底部和侧壁；多晶硅层，设于沟槽内部的氧化层内；多晶硅层的侧面和底部与氧化层接触；mos结构可以利用浮空多晶硅的电势变化控制沟道的开启，是实现自开启和过压保护的基础。

65、p+区，设于各个沟槽的两侧、n型漂移区内且与n型漂移区的上表面齐平；n+区，设于浮空沟槽的两侧、n型漂移区内且与n型漂移区的上表面齐平；n+区的一侧与p+区连接，另一侧与浮空沟槽的侧面连接；n+区作为电子发射区为过压保护结构的开启提供了电子电流，p+区有助于形成良好的欧姆接触，抑制器件闩锁，确保了保护结构在开启时的稳定性和可靠性。

66、控制电极，设于第一介质层内、过压保护区每组内的假栅沟槽之间的p+区的上表面；发射极金属，设于n型漂移区的上表面、第一介质层的上表面和侧边；发射极金属通过第一介质层与控制电极隔离；确保了控制电极可以独立于主发射极引出，并能可靠地连接到内部的p型环上，同时保证了电气绝缘。

67、n型截止层，设于n型漂移区的下方；p型集电区，设于n型截止层的下方；集电极金属，设于p型集电区的下方；过压保护结构与igbt共用相同的背面结构（漂移区、n型截止层、p型集电极区、集电极金属），在不影响igbt正常特性的基础上具备较高集成度。

68、在控制电极浮空的情况下，第一p型环和第二p型环的电势随着集电极金属的电势升高而升高，同时带动浮空沟槽电势升高，并在浮空沟槽两侧的第一p型阱区中产生电子沟道，以使集电极金属的电压钳位在预设钳位电压；在控制电极接地的情况下，第一p型环和第二p型环的电势为零；当控制电极浮空时，过压保护功能被激活，浮空沟槽栅电势随集电极电压增大而自动抬升，无需任何外部驱动信号即可发生电压过冲时自动开启，将集电极电压钳位在安全范围内，响应速度快；通过将控制电极接地，可以将p型环的电势钳位在零电位，从而关闭过压保护功能，使器件的击穿电压恢复到其未被钳位的额定值，这种可切换性提高了器件的灵活性，实现了功率器件内部集成过压保护功能的开关可控。