形成半导体结构的方法、半导体结构及电子装置与流程

本申请涉及半导体，特别涉及一种形成半导体结构的方法、半导体结构及电子装置。

背景技术：

1、随着半导体器件尺寸的不断缩小，为了减少短沟道效应以提升半导体器件的性能，出现了具有鳍结构的三维场效应晶体管，如全环栅场效应晶体管(gaafet，gate-all-around field-effect transistor)。

2、在gaafet的前段制程(feol，front end of line)中，通常采用湿法刻蚀工艺移除牺牲材料层来释放纳米沟道，同时为后续替换栅极结构提供填充空间。相关技术中，在形成纳米沟道长度超过70nm的长沟道gaafet器件的过程中，常会出现纳米沟道弯曲变形以及相邻纳米沟道局部粘贴在一起的问题，从而降低了所形成半导体器件的良率和性能。

技术实现思路

1、为了解决现有技术的问题，本申请实施例提供了一种形成半导体结构的方法、半导体结构及电子装置。所述技术方案如下：

2、一方面，提供了一种形成半导体结构的方法，包括：

3、提供基底，所述基底包括衬底和在所述衬底上沿第一方向延伸的鳍结构；所述鳍结构包括交替堆叠的沟道材料层和牺牲材料层；

4、对所述鳍结构的沟道材料层沿第二方向进行缩短处理，以在所述沟道材料层的两侧分别形成凹部，所述第二方向垂直于所述第一方向；

5、形成填满所述凹部的刚性绝缘材料层，所述刚性绝缘材料层的杨氏模量大于所述沟道材料层的杨氏模量；

6、形成横跨所述鳍结构的伪栅极结构，以及去除所述伪栅极结构，并在去除所述伪栅极结构之后去除所述牺牲材料层。

7、在一个示例性的实施方式中，所述对所述鳍结构的沟道材料层沿第二方向进行缩短处理包括：

8、沿所述第二方向对所述鳍结构进行各向同性的选择性刻蚀；所述选择性刻蚀对所述沟道材料层的刻蚀速率大于对所述牺牲材料层的刻蚀速率。

9、在一个示例性的实施方式中，所述选择性刻蚀对所述沟道材料层和所述牺牲材料层的刻蚀选择比大于2。

10、在一个示例性的实施方式中，所述凹部在所述第二方向上的深度为1～10nm。

11、在一个示例性的实施方式中，所述形成填满所述凹部的刚性绝缘材料层包括：

12、在所述缩短处理之后，于所述基底上沉积衬层；所述衬层的杨氏模量大于所述沟道材料层的杨氏模量，所述衬层在所述基底表面上的沉积厚度大于所述沟道材料层在竖直方向上的厚度的一半；

13、去除覆盖在所述鳍结构外表面的部分衬层，保留填充于所述凹部的部分衬层，以作为所述刚性绝缘材料层。

14、在一个示例性的实施方式中，所述去除覆盖在所述鳍结构外表面的部分衬层包括：

15、在所述衬层上形成浅沟槽材料层，所述浅沟槽材料层的顶表面高于所述鳍结构的顶表面；

16、对所述浅沟槽材料层进行平坦化，并在平坦化后回刻蚀所述浅沟槽材料层直至剩余浅沟槽材料层的顶表面低于所述鳍结构的底面，以使所述剩余浅沟槽材料层形成浅槽隔离结构；其中，覆盖在所述鳍结构外表面的部分衬层在所述平坦化和所述回刻蚀的过程中被移除。

17、在一个示例性的实施方式中，所述提供基底包括：

18、提供初始衬底，在所述初始衬底上形成超晶格结构，所述超晶格结构包括交替堆叠的沟道材料层和牺牲材料层；

19、对所述超晶格结构进行图案化处理，以形成所述基底。

20、在一个示例性的实施方式中，在去除所述牺牲材料层之后，所述方法还包括：

21、采用各向同性的干法刻蚀工艺去除所述沟道材料层两侧的刚性绝缘材料层；

22、形成横跨所述鳍结构的栅极结构，所述栅极结构包绕所述沟道材料层。

23、在一个示例性的实施方式中，所述刚性绝缘材料层包括氮化硅、碳化硅中的一种或者两种的组合。

24、在一个示例性的实施方式中，所述去除所述牺牲材料层包括采用湿法刻蚀工艺去除所述牺牲材料层。

25、在一个示例性的实施方式中，所述沟道材料层为包含硅的第一半导体材料，所述牺牲材料层为包含锗硅的第二半导体材料。

26、另一方面，提供了一种半导体结构，利用前述任一形成半导体结构的方法所形成，包括：

27、衬底；

28、位于所述衬底上的鳍结构，所述鳍结构沿第一方向延伸；

29、多个沟道结构，所述多个沟道结构间隔的设置在所述鳍结构中，每一所述沟道结构包括沟道材料层和位于所述沟道材料两侧且与所述沟道材料层邻接的刚性绝缘材料层；其中，所述刚性绝缘材料层的杨氏模量大于所述沟道材料层的杨氏模量。

30、在一个示例性的实施方式中，所述刚性绝缘材料层在第二方向上的长度为1～10nm，所述第二方向垂直于所述第一方向。

31、在一个示例性的实施方式中，还包括：

32、横跨所述鳍结构的栅极结构，所述栅极结构包绕所述每一所述沟道材料层。

33、另一方面，提供了一种电子装置，所述电子装置包括利用前述任意一种形成半导体结构的方法所形成的半导体结构。

34、本申请实施例对于基底中的鳍结构，通过对该鳍结构的沟道材料层沿垂直于该鳍结构延伸方向的第二方向进行缩短处理，以在该沟道材料层的两侧分别形成凹部，进而利用杨氏模量大于沟道材料层的绝缘材料形成填满该凹部的刚性绝缘材料层，使得沟道材料层的两侧形成有与其邻接的刚性绝缘材料层，之后再形成横跨该鳍结构的伪栅极结构，以及去除该伪栅极结构，并在去除该伪栅极结构之后去除鳍结构中的牺牲材料层，从而通过使用高杨氏模量的绝缘材料增加了纳米沟道层的抗弯刚性，能够防止后续在湿法工艺释放纳米沟道时出现纳米沟道弯曲变形或相邻纳米沟道之间粘贴的问题，提高了所形成半导体结构的良率和性能。

1.一种形成半导体结构的方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述对所述鳍结构的沟道材料层沿第二方向进行缩短处理包括：

3.根据权利要求2所述的方法，其特征在于，所述选择性刻蚀对所述沟道材料层和所述牺牲材料层的刻蚀选择比大于2。

4.根据权利要求1所述的方法，其特征在于，所述凹部在所述第二方向上的深度为1～10nm。

5.根据权利要求1所述的方法，其特征在于，所述形成填满所述凹部的刚性绝缘材料层包括：

6.根据权利要求5所述的方法，其特征在于，所述去除覆盖在所述鳍结构外表面的部分衬层包括：

7.根据权利要求1所述的方法，其特征在于，所述提供基底包括：

8.根据权利要求1～7中任一项所述的方法，其特征在于，在去除所述牺牲材料层之后，所述方法还包括：

9.根据权利要求1所述的方法，其特征在于，所述刚性绝缘材料层包括氮化硅、碳化硅中的一种或者两种的组合。

10.根据权利要求1所述的方法，其特征在于，所述去除所述牺牲材料层包括采用湿法刻蚀工艺去除所述牺牲材料层。

11.根据权利要求1所述的方法，其特征在于，所述沟道材料层为包含硅的第一半导体材料，所述牺牲材料层为包含锗硅的第二半导体材料。

12.一种半导体结构，其特征在于，利用如权利要求1至11中任一方法形成，包括：

13.根据权利要求12所述的半导体结构，其特征在于，所述刚性绝缘材料层在第二方向上的长度为1～10nm，所述第二方向垂直于所述第一方向。

14.根据权利要求12所述的半导体结构，其特征在于，还包括：

15.一种电子装置，其特征在于，所述电子装置包括利用如权利要求1至11中任一项所述的方法形成的半导体结构。