存储器及其制备方法与流程

本申请涉及半导体器件，具体涉及一种存储器及其制备方法。

背景技术：

1、嵌入式快闪存储器（embedded flash，eflash）凭借其低成本、低功耗以及优异的存取速度，已成为非易失性存储器（non-volatile memory，nvm）领域的主流技术之一。随着集成电路技术节点持续向更小尺寸推进，市场对eflash存储器件提出了更高的集成密度、更强的操作性能以及更优的长期可靠性的需求。在众多eflash架构中，1.5t（1.5-transistor）浮栅型存储单元因其单元面积小、工艺兼容性好，被广泛应用于各类嵌入式系统芯片中。

2、图1示出了一种典型的1.5t浮栅型eflash存储器的结构。该结构中，左右两个存储单元（bit）呈对称布置，可分别独立进行读写操作。两个存储位共用同一源区（commonsource，cs）、同一控制栅（control gate，cg）以及同一擦除栅（erase poly，ep）。其中，浮栅（floating gate，fg）采用自对准工艺，通过选择栅（select gate，sg）的侧墙刻蚀工艺形成，其截面形状大致呈三角形。该结构利用沟道热电子注入（channel hot electroninjection，chei）机制实现编程操作，并借助浮栅顶端尖角区域增强的fowler-nordheim（fn）隧穿效应实现擦除操作，从而在保证操作速度的同时降低功耗。

3、然而，上述1.5t浮栅型eflash存储器在制造过程中仍面临诸多挑战，尤其当器件尺寸进一步缩减时，工艺均匀性问题变得日益突出。具体而言，浮栅的形状和尺寸主要依赖于选择栅侧墙刻蚀工艺的控制精度，而其最终形貌受多重因素的耦合影响，包括但不限于：选择栅沟槽的深宽比、浮栅多晶硅层的沉积厚度及台阶覆盖能力、以及后续刻蚀工艺的选择比等。在上述因素的共同作用下，浮栅刻蚀工艺窗口极为有限，极易引发多种类型的结构缺陷。例如，当刻蚀不足时，相邻存储器的浮栅之间可能因多晶硅残留而发生桥连（fgbridging），导致位间漏电或短路失效；而当刻蚀过量时，则可能对共源极区域的衬底造成过蚀刻损伤，引起结漏电增大或器件隔离失效。上述工艺均匀性问题严重制约了存储器的电学性能一致性，并显著降低了芯片的整体制造良率，使得该结构在先进技术节点下面临大规模量产的技术瓶颈。

4、因此，亟需提供一种改进的浮栅型eflash存储器及其制造方法，以克服上述现有技术中存在的浮栅形貌难以精确控制、工艺窗口狭窄、良率偏低等缺陷，从而满足高密度、高性能eflash存储器对制造一致性和可靠性的要求。

5、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、针对现有技术中的问题，本申请的目的在于提供一种存储器及其制备方法，该制备方法获得具有箱形结构的浮栅，增大浮栅fg蚀刻工艺窗口，防止共源极衬底损伤缺陷，提升规模量产的良率。

2、本申请实施例提供一种存储器，包括多个存储单元，所述存储       器包括：

3、硅衬底，所述硅衬底中设有源区和所述源区的两个位线掺杂区，且相邻两个所述存储单元共用一所述源区；

4、控制栅，位于所述源区的上方，且两个相邻的所述存储单元共用一所述控制栅；

5、擦除栅，位于所述控制栅背离所述硅衬底的表面，且两个相邻的所述存储单元的擦除栅相对于所述控制栅对称设置；

6、浮栅，位于所述硅衬底的表面上，且两个相邻的所述存储单元的浮栅相对于所述控制栅对称设置，所述浮栅的截面为箱形；

7、选择栅，位于所述硅衬底的表面上，且位于所述浮栅背离所述控制栅的一侧。

8、在一些实施例中，所述存储器满足以下任一条件：

9、（1）所述浮栅的厚度为1300~1500埃；

10、（2）所述浮栅的宽度为1000~1200埃；

11、（3）相邻两个所述浮栅之间的距离为700~900埃。

12、本申请实施例还提供一种存储器的制备方法，所述制备方法包括如下步骤：

13、提供一硅衬底，在所述硅衬底的表面形成选择栅和隔离层；

14、在所述硅衬底的表面依次沉积多晶硅浮栅层和氮化物层，所述浮栅层在两个相邻的所述选择栅之间形成有沟槽结构；

15、沿所述硅衬底的厚度方向对所述氮化物层和所述浮栅层进行第一刻蚀，所述第一刻蚀停止于所述选择栅顶部的所述隔离层；

16、对所述浮栅层的上表面进行氧化；

17、去除所述沟槽结构内的所述氮化物层；

18、沿所述硅衬底的厚度方向对所述沟槽结构底部的所述浮栅层进行第二刻蚀，所述第二刻蚀停止于所述硅衬底上的所述隔离层，形成箱型浮栅。

19、在一些实施例中，所述氮化物层为氮化硅层。

20、在一些实施例中，所述氮化物层的厚度为1000~1200埃。

21、在一些实施例中，所述第一刻蚀为无掩膜刻蚀，所述无掩膜刻蚀包括第一子刻蚀和第二子刻蚀；

22、所述第一子刻蚀包括通过刻蚀去除所述沟槽结构之外的所述氮化物层，并刻蚀去除部分厚度的所述浮栅层；

23、所述第二子刻蚀包括刻蚀停止于所述选择栅顶部的所述隔离层。

24、在一些实施例中，所述第一子刻蚀工艺的刻蚀气体对所述氮化物层和所述浮栅层的刻蚀选择比小于5:1；

25、所述第二子刻蚀工艺的刻蚀气体对所述浮栅层和所述隔离层的刻蚀选择比大于50:1。

26、在一些实施例中，所述第一子刻蚀工艺刻蚀所述浮栅层厚度的60%~80%。

27、在一些实施例中，采用所述第一刻蚀工艺对所述氮化物层和所述浮栅层进行刻蚀之后，所述沟槽结构内的所述氮化物层的厚度大于300埃。

28、在一些实施例中，所述制备方法满足以下任一条件：

29、（1）采用热氧化工艺对所述浮栅层的上表面进行氧化；

30、（2）采用湿法刻蚀工艺去除所述沟槽结构内的所述氮化物层。

31、本申请的存储器制备方法通过在浮栅层在两个选择栅之间的沟槽结构内引入氮化物层作为原位保护层，并结合两步法无掩膜刻蚀工艺，最终形成具有平坦顶面的箱形浮栅，显著放宽了对沟槽深宽比、多晶硅沉积厚度及刻蚀选择比等工艺波动的容忍度，大幅增大了刻蚀工艺窗口。

1.一种存储器，其特征在于，包括多个存储单元，所述存储       器包括：

2.根据权利要求1所述的存储器，其特征在于，所述存储器满足以下任一条件：

3.一种存储器的制备方法，其特征在于，所述制备方法包括如下步骤：

4.根据权利要求3所述的存储器的制备方法，其特征在于，所述氮化物层为氮化硅层。

5.根据权利要求4所述的存储器的制备方法，其特征在于，所述氮化物层的厚度为1000~1200埃。

6.根据权利要求3所述的存储器的制备方法，其特征在于，所述第一刻蚀为无掩膜刻蚀，所述无掩膜刻蚀包括第一子刻蚀和第二子刻蚀；

7.根据权利要求6所述的存储器的制备方法，其特征在于，所述第一子刻蚀工艺的刻蚀气体对所述氮化物层和所述浮栅层的刻蚀选择比小于5:1；

8.根据权利要求6所述的存储器的制备方法，其特征在于，所述第一子刻蚀工艺刻蚀所述浮栅层厚度的60%~80%。

9.根据权利要求6所述的存储器的制备方法，其特征在于，采用所述第一刻蚀工艺对所述氮化物层和所述浮栅层进行刻蚀之后，所述沟槽结构内的所述氮化物层的厚度大于300埃。

10.根据权利要求3所述的存储器的制备方法，其特征在于，满足以下任一条件：