用于多位量化器与反馈电容阵列加权平均的电路模块的制作方法

本发明涉及adc，具体涉及用于多位量化器与反馈电容阵列加权平均的电路模块。

背景技术：

1、δ-σ adc（delta-sigma adc，差值-积分型adc）在高精度低噪声的测量占据主导地位，由于在大输入信号幅度下δ-σ调制器环路稳定性的需求，在设计中常使用多位量化与对应电容反馈技术。

2、当调制器阶数固定时，环路中整体的量化噪声通常由量化器位数决定。在多位量化的反馈过程中，为了解决反馈电容阵列失配带来的非线性误差，通常使用数据加权平均对非线性谐波进行抑制。但是，当量化器位数过高时，数据加权平均控制电路的面积与功耗将呈指数级上升。因此，对于在尽可能小的额外开销下，对多位量化的δ-σ adc的量化噪声与非线性谐波进行联合抑制优化设计是当前亟待解决的技术难题。

技术实现思路

1、（一）解决的技术问题

2、针对现有技术所存在的上述缺点，本发明提供了用于多位量化器与反馈电容阵列加权平均的电路模块，能够有效克服现有技术所存在的难以在较小的额外开销下，对δ-σadc的量化噪声与非线性谐波进行联合抑制的缺陷。

3、（二）技术方案

4、为实现以上目的，本发明通过以下技术方案予以实现：

5、用于多位量化器与反馈电容阵列加权平均的电路模块，包括以下电路器件：

6、δ-σ环路滤波器，为adc的信号处理核心，接收输入模拟信号和3位反馈电容阵列输出的反馈模拟信号，进行二阶滤波处理；

7、5位逐次逼近型量化器，对δ-σ环路滤波器的输出信号进行量化，输出高3位粗量化码和低2位细量化码；

8、数据加权平均控制电路，根据高3位粗量化码循环改变单位反馈电容的选取起点，动态平均电容失配误差，提升adc的线性度；

9、3位反馈电容阵列，受高3位粗量化码控制，输出反馈模拟信号；

10、二阶数字滤波器，位于片外，对低2位细量化码进行处理，输出低2位残差码；

11、数字输出合并电路，位于片外，对高3位粗量化码与低2位残差码进行合并，输出由细量化误差决定的、具有二阶噪声整形效果的数字信号。

12、优选地，所述5位逐次逼近型量化器对δ-σ环路滤波器的输出信号进行量化，输出5位量化码dout<4:0>，包括高3位粗量化码dout<4:2>和低2位细量化码dout<1:0>；

13、高3位粗量化码dout<4:2>，用于驱动3位反馈电容阵列，实现闭环反馈；

14、低2位细量化码dout<1:0>，不参与闭环反馈，直接输出至片外由二阶数字滤波器进行处理。

15、优选地，所述高3位粗量化码dout<4:2>经温度计码转换后输入数据加权平均控制电路；

16、所述数据加权平均控制电路根据转码后的高3位粗量化码dout<4:2>循环改变单位反馈电容的选取起点，使各单位反馈电容在多个采样周期内具有近似相等的平均使用次数，从而对单位反馈电容失配误差进行动态平均，降低3位反馈电容阵列的电容失配误差，提升adc的线性度，并向3位反馈电容阵列的反馈开关输出电容阵列驱动控制信号dacctl<7:0>。

17、优选地，所述3位反馈电容阵列由8个单位反馈电容cdac组成，在电容阵列驱动控制信号dacctl<7:0>的控制下，向δ-σ环路滤波器输出反馈模拟信号，实现闭环反馈。

18、优选地，所述低2位细量化码dout<1:0>经残差极性译码后形成细量化残差，输入二阶数字滤波器；

19、所述二阶数字滤波器对细量化残差进行二阶噪声整形，并向数字输出合并电路输出低2位残差码。

20、优选地，所述二阶数字滤波器的传递函数为(1－z-1)2，z为z变换复频率变量。

21、优选地，所述数字输出合并电路通过加法器对高3位粗量化码dout<4:2>与低2位残差码进行合并，使粗量化过程产生的粗量化误差在数字域中得到抵消，最终输出由细量化误差决定的、具有二阶噪声整形效果的数字信号。

22、（三）有益效果

23、与现有技术相比，本发明所提供的用于多位量化器与反馈电容阵列加权平均的电路模块，采样180nm标准cmos工艺进行电路设计，通过对5位量化码进行高低位分解，在电路改动很少的基础上，仅将高3位粗量化码用于闭环反馈，使得数据加权平均控制电路与反馈开关的开销减小至原来的四分之一，使得模块布局布线变得更加便捷迅速，同时对低2位细量化码形成的细量化残差进行二阶数字滤波重构，使粗量化误差在数字域中得到抵消，从而能够在反馈电容阵列仅具有3位规模的情况下，实现5位由细量化误差决定的二阶噪声整形性能。

1.用于多位量化器与反馈电容阵列加权平均的电路模块，其特征在于：包括以下电路器件：

2.根据权利要求1所述的用于多位量化器与反馈电容阵列加权平均的电路模块，其特征在于：所述5位逐次逼近型量化器对δ-σ环路滤波器的输出信号进行量化，输出5位量化码dout<4:0>，包括高3位粗量化码dout<4:2>和低2位细量化码dout<1:0>；

3.根据权利要求2所述的用于多位量化器与反馈电容阵列加权平均的电路模块，其特征在于：所述高3位粗量化码dout<4:2>经温度计码转换后输入数据加权平均控制电路；

4.根据权利要求3所述的用于多位量化器与反馈电容阵列加权平均的电路模块，其特征在于：所述3位反馈电容阵列由8个单位反馈电容cdac组成，在电容阵列驱动控制信号dacctl<7:0>的控制下，向δ-σ环路滤波器输出反馈模拟信号，实现闭环反馈。

5.根据权利要求4所述的用于多位量化器与反馈电容阵列加权平均的电路模块，其特征在于：所述低2位细量化码dout<1:0>经残差极性译码后形成细量化残差，输入二阶数字滤波器；

6.根据权利要求5所述的用于多位量化器与反馈电容阵列加权平均的电路模块，其特征在于：所述二阶数字滤波器的传递函数为(1－z-1)2，z为z变换复频率变量。

7.根据权利要求5所述的用于多位量化器与反馈电容阵列加权平均的电路模块，其特征在于：所述数字输出合并电路通过加法器对高3位粗量化码dout<4:2>与低2位残差码进行合并，使粗量化过程产生的粗量化误差在数字域中得到抵消，最终输出由细量化误差决定的、具有二阶噪声整形效果的数字信号。