一种连续梯度掺杂氧化锌压敏电阻芯片及其制备方法与流程

本发明涉及电子元器件制造，尤其是涉及一种连续梯度掺杂氧化锌压敏电阻芯片及其制备方法。

背景技术：

1、氧化锌压敏电阻作为核心的浪涌保护元件，广泛应用于电力系统及电子设备的过电压防护领域。随着现代电子设备对浪涌防护等级要求的提升，压敏电阻芯片必须同时具备高压敏电压和较大的通流容量。为了降低陶瓷体本身的体电阻以及与外部电极的接触电阻以提升抗雷击浪涌能力，常规手段是在氧化锌基料中掺杂铝、银等施主元素。但在传统的均相掺杂体系中，铝、银元素均匀分布于全局晶体网络内部，必然会导致晶粒内部电子浓度增加并降低晶界处双肖特基势垒的整体高度，直接引发宏观压敏电压的断崖式降低以及非线性漏电流激增，难以化解高压敏电压与大通流容量之间固有的物理矛盾。

2、为实现电学参数的空间解耦，现有技术尝试采用多层异质结构设计，即在芯片表面层采用高掺杂配方，而在中心层维持低掺杂或纯氧化锌配方。但在实际制造过程中，将不同组分浓度的粉料直接层叠压制并烧结，会使得各层材料之间残留明显的宏观物理阶跃界面。由于不同配方的氧化锌粉体在高温烧结过程中的体积收缩率不同，且成型后的各层材料热膨胀系数与热传导率存在固有的物理差异，在烧结降温阶段以及后期承受瞬态大电流伴生的高能热冲击时，不同层级的膨胀与收缩形变无法保持协调一致。这种材料界面的物理失配会在层间交界处产生较高的集中剪切应力，当应力大于陶瓷晶界的断裂韧性极限时，容易引发微裂纹并沿平行截面扩展，导致电阻芯片在电热交变工况下发生分层、开裂甚至炸裂失效。

3、此外，氧化锌陶瓷材料在长期的持续直流偏置电压及高温工作环境下，晶格内部固有的间隙锌离子和氧空位容易沿着常规晶界通道发生定向漂移。大量迁移的离子态物质在晶界耗尽层界面处发生堆积，逐渐中和界面处的负电荷层，造成双肖特基势垒高度随工作时间延长而发生结构性衰退，最终表现为芯片非线性导电机制退化和漏电流增加，难以满足高可靠性应用场景下对高温加速老化寿命的技术要求。

技术实现思路

1、本发明的目的是提供一种连续梯度掺杂氧化锌压敏电阻芯片及其制备方法，解决了现有氧化锌压敏电阻难以同时兼顾高压敏电压与大电流通流容量，且采用传统多层异质结构时容易在电热冲击下发生层间应力分层失效的问题。

2、为实现以上目的，本发明通过以下技术方案予以实现：

3、第一方面，本发明提供一种连续梯度掺杂氧化锌压敏电阻芯片，采用如下的技术方案：

4、所述芯片沿厚度方向由内至外呈对称分布，依次包括中心层、中间过渡层和表面富集层；

5、所述中心层由基础氧化锌材料组成，所述基础氧化锌材料按重量份计包括：

6、预处理氧化锌90-95份、三氧化二铋1.5-2.5份、氧化钴0.5-1.0份、二氧化锰0.3-0.6份、三氧化二锑0.5-1.2份；

7、所述中间过渡层分别对称设置于所述中心层的两侧，所述中间过渡层由所述基础氧化锌材料外加0.5-1.5重量份的三氧化二铝组成；

8、所述表面富集层分别对称设置于各所述中间过渡层的外侧，所述表面富集层由所述基础氧化锌材料外加1.0-2.5重量份的三氧化二铝和0.2-0.5重量份的氧化银组成；

9、所述芯片内，铝元素和银元素的含量由所述中心层向所述表面富集层方向呈梯度递增分布。

10、通过采用上述技术方案，由于采用多层组分铺设结合高温共烧结扩散机制，重构了材料内部的微观元素分布并消除了宏观物理界面，因此，获得同时兼具高压敏电压与高通流容量，且具备优异抗热震力学强度的效果。具体机理按照以下步骤进行反应与演变：

11、步骤1，液相网络构建与界面消融。在高温烧结阶段，配方中的三氧化二铋相转变为富铋液相。该液相沿氧化锌晶粒边界发生润湿流动，充当传质介质，将粉末压制成型阶段遗留的表面富集层、中间过渡层和中心层之间的物理阶跃界面进行溶解重构，形成贯穿材料全局的连续晶界网络通道。

12、步骤2，掺杂原子的长程热动力学扩散。表面富集层和中间过渡层中预置的高浓度铝元素与银元素，在烧结高温提供的激活能以及材料内部浓度差产生的热力学梯度双重驱动下，借助富铋液相通道以及晶格本征空位向中心层发生长程深度扩散。由于中间过渡层的缓冲，铝和银的浓度分布由初始的阶梯状断层转化为平滑连续的浓度递减曲线。

13、步骤3，微区电学参数的独立解耦。表面富集层保留了高浓度的铝、银施主掺杂，形成了低电阻率的表面欧姆接触区，降低了与外部电极的接触电阻，使得瞬态大电流冲击产生的焦耳热耗散最小化，提高了通流容量。中心层极少受到铝扩散的影响，维持了纯净氧化锌网络的高双肖特基势垒特性，确保了宏观高压敏电压和较低的漏导电流。

14、步骤4，热应力梯度耗散机制。铝、银连续且平滑的梯度分布，使得整个陶瓷芯片沿厚度方向的热膨胀系数与热传导率呈现连续无级演变。当芯片遭受浪涌电流产生的剧烈热冲击时，晶格的体积膨胀形变在空间上保持协调一致，避免了异质界面处应力波的反射与堆积，从物理机制上杜绝了热应力集中引发的分层开裂缺陷。

15、优选的，所述中心层的填粉重量占所述芯片总填粉重量的40%-60%；两侧的所述中间过渡层的单侧填粉重量占所述芯片总填粉重量的15%-25%；两侧的所述表面富集层的单侧填粉重量占所述芯片总填粉重量的5%-15%。

16、通过采用上述技术方案，限定了各功能层的几何厚度比例。表面层厚度占比在5%-15%区间内，能够提供充足且不过量的扩散源。中心层保持40%-60%的绝对厚度主导地位，确保扩散前锋不会穿透并破坏核心区域的高势垒晶界结构，同时过渡层的厚度比例保证了浓度梯度的平滑度，避免扩散路径过短导致局部浓度突变。

17、优选的，所述基础氧化锌材料中的所述预处理氧化锌为表面包覆有硅烷偶联剂与石墨烯复合层的氧化锌颗粒；且所述预处理氧化锌中，所述氧化锌颗粒、硅烷偶联剂和石墨烯的质量比为1:(0.01-0.02):(0.05-0.06)。

18、通过采用上述技术方案，引入了晶界空间位阻与导电网络协同机制。石墨烯在烧结过程中定位于氧化锌晶界处，其二维层状结构在高温及长期直流偏压工作条件下，对间隙锌离子和氧空位的定向漂移起到空间物理阻挡作用。该位阻效应抑制了大量载流子在晶界耗尽层的堆积，延缓了双肖特基势垒高度的衰减，从而较大提升了压敏电阻芯片的高温加速老化寿命和非线性参数稳定性。

19、第二方面，本发明提供一种连续梯度掺杂氧化锌压敏电阻芯片的制备方法，采用如下的技术方案：

20、分别按照所述中心层、所述中间过渡层、所述表面富集层的配方，配置粉料并独立造粒，制得中心层颗粒料、过渡层颗粒料和表面层颗粒料；

21、在压制模具中进行分层铺粉，按铺粉先后顺序依次填入所述表面层颗粒料、所述过渡层颗粒料、所述中心层颗粒料、所述过渡层颗粒料以及所述表面层颗粒料，通过压制一次成型制得生坯；

22、对所述生坯进行排胶处理，得到第一中间体；

23、将所述第一中间体置于烧结炉中进行高温共烧结，所述高温共烧结的最高温度控制为1150℃-1260℃，保温时间为4-5h；

24、保温结束后，随炉冷却制得所述电阻芯片。

25、通过采用上述技术方案，将造粒、程序化铺粉与高温共烧结工艺有机结合。独立造粒防止了不同配方组分在干粉混合阶段发生无序交叉污染。特定温度窗口及保温时间控制了三氧化二铋液相的黏度及流动性，为铝元素和银元素提供了恰好可以完成晶界扩散重构但不会导致相分离的热力学动能，实现了对材料内部组分梯度分布形态的调控。

26、优选的，所述基础氧化锌材料中的所述预处理氧化锌通过以下方式制备：

27、将氧化锌粉末分散在去离子水中，加入硅烷偶联剂在58℃下搅拌，采用冰醋酸调节ph值至5，经过滤、洗涤后，分散于含有石墨烯的乙醇水溶液中，经超声分散和喷雾干燥后得到所述预处理氧化锌。

28、通过采用上述技术方案，利用化学接枝技术实现了粉体表面的均匀复合改性。反应机理包含以下步骤：

29、步骤1，硅烷偶联剂在水相弱酸环境下发生水解反应生成硅醇。

30、步骤2，生成的硅醇与氧化锌颗粒表面的游离羟基发生脱水缩合反应，将硅烷分子化学键合至氧化锌表面。

31、步骤3，接枝有机官能团后的氧化锌表面极性降低，与石墨烯分散液混合时，石墨烯片层通过范德华力以及与硅烷有机基团的空间缠绕作用，均匀包覆在氧化锌颗粒表面，防止了后续烧结过程中氧化锌晶粒的异常长大。

32、优选的，所述独立造粒的操作具体包括：将配制好的各层粉料分别加入去离子水进行水溶球磨，并加入聚乙烯醇溶液作为粘结剂，混合均匀后在出口温度为90℃～110℃的干燥机内进行喷雾干燥，制得粒径在100μm～110μm之间的所述中心层颗粒料、所述过渡层颗粒料和所述表面层颗粒料。

33、通过采用上述技术方案，精确控制了颗粒料的粒径分布。100μm～110μm的均匀粒度保证了各层粉料在模具中的流动性和堆积致密度高度一致，避免了分层压制时产生局部疏松或密度不均的缺陷，保障了烧结收缩过程的各向同性。

34、优选的，所述分层铺粉时，各层颗粒料的填粉重量占比控制为：所述中心层颗粒料为40%-60%；单侧的所述过渡层颗粒料为15%-25%；单侧的所述表面层颗粒料为5%-15%；

35、且压制成型后所述生坯的密度控制为3.25g/cm3～3.4g/cm3。

36、通过采用上述技术方案，预先设定了生坯密度。3.25g/cm3～3.4g/cm3的初始密度使得颗粒间保持适当的物理接触面积，在后续高温共烧结时毛细管力适中，既有利于液相润湿，又留有足够的收缩排气通道，防止内部产生闭孔气隙。

37、优选的，所述排胶处理的具体温度和时间控制如下：

38、从室温升温至200℃，升温时间为6～7h；继续升温至450℃；再从450℃升温至590℃～612℃；

39、并在590℃～612℃区间内保温1.7～2.5h；最后随炉降温至100℃以下出炉，得到所述第一中间体。

40、通过采用上述技术方案，通过多阶梯的慢速升温制度，使粘结剂聚乙烯醇以及其他有机残余物在氧化气氛下充分裂解碳化并以气态形式缓慢排出。避免了升温过快导致气体瞬间释放而在多层结构界面处产生的应力分层缺陷。

41、优选的，制得所述电阻芯片后，还包括产品退火热处理的操作：对所述电阻芯片进行清洗，并将清洗后的所述电阻芯片放入退火炉中，升温至590℃～612℃并保温2.5～3.1h，随后缓慢降温出炉。

42、通过采用上述技术方案，高温烧结后的淬冷过程会使材料内部残留热应力及部分氧空位缺陷。退火操作提供了热弛豫过程，使晶格发生微调，释放了残余应力，并促使环境中的氧气向陶瓷体表层扩散，修复晶界缺氧层，进一步提高了宏观非线性系数。

43、优选的，所述产品退火热处理的操作之后，还包括制备电极的操作：在所述电阻芯片两侧的所述表面富集层的外侧面印刷含银量为70wt%～80wt%的银浆，并在还原炉内以590℃～610℃的温度进行保温还原处理，制得导电电极。

44、通过采用上述技术方案，表面富集层本身具有较高的银掺杂基础，印刷银浆后进行保温还原处理，使得浆料中的银颗粒在晶界处发生烧结连接，与陶瓷表面富集层形成具有较低界面势垒的金属-半导体致密欧姆接触网络，排除了电极接触不良带来的附加电阻耗散。

45、综上所述，本发明包括以下至少一种有益技术效果：

46、1.本发明通过采用包含中心层、中间过渡层和表面富集层的分层铺粉工艺以及高温共烧结处理，促使配方中的三氧化二铝和氧化银在富铋液相介质中发生长程深度扩散，由于在电阻芯片内部构建了铝元素和银元素呈连续梯度递增分布的无物理界面微观结构，使得整体材料沿厚度方向的热膨胀系数及热传导率保持连续演变，因此分散了瞬态大电流脉冲注入时产生的剧烈热应力，最终实现了压敏电阻芯片在高通流容量、高压敏电压以及优异力学抗热震强度方面的性能兼容。

47、2.本发明通过将基础氧化锌材料中的氧化锌颗粒利用硅烷偶联剂接枝并包覆二维层状石墨烯复合层，由于石墨烯定位于微观氧化锌晶界处构筑了空间物理位阻效应，使得高温工作环境和长期持续直流偏置电压条件下晶格内部间隙锌离子与氧空位的定向漂移受到阻挡，从而抑制了晶界耗尽层中载流子的异常堆积与中和反应，因此延缓了晶界双肖特基势垒高度的退化衰减，提升了压敏电阻芯片的高温加速老化寿命以及宏观漏电参数的长期稳定性。

48、3.本发明通过在电阻芯片最外侧设置添加高比例三氧化二铝和氧化银的表面富集层，并在该表面富集层外侧面印刷高含银量银浆进行保温还原热处理，由于表面富集层自身的高浓度施主掺杂较大降低了微观区域的晶界势垒，使得还原后烧结连接的银颗粒能够与陶瓷网络形成致密的低阻值欧姆接触，从而降低了芯片与外部金属界面的接触电阻，因此限制了雷击浪涌大电流穿过时在电极界面处产生的焦耳热集中耗散，避免了电极局部熔化渗透引发的热击穿失效。