半导体结构及其制造方法与流程

本发明是关于半导体结构及其制造方法。本发明特别是关于包含三维(3d)变压器结构的半导体结构及其制造方法。

背景技术：

1、在各种新兴技术领域如5g无线通信中，以单芯片上的元件(on-chip components)实现完全集成化的系统对于降低生产成本和整体设备尺寸来说相当关键。在这点上，将电感器、电容器、和变压器(transformer)等许多被动元件整合非常重要，因为它们是许多集成电路的基本组成部分，且其性能在很大程度上会影响整体电路性能。其中，单芯片上的变压器用于各种电路，包含低噪声放大器(lna)、压控振荡器(vco)、阻抗匹配电路、直流隔离电路、电力传输电路、和用于单端电路与差分电路之间电力转换的平衡-不平衡转换器等等。在大多数的情况下，单芯片上的变压器只由最后的一个或二个金属层形成，以通过较大的金属厚度来降低变压器电阻。然而，这种单芯片上的变压器通常在芯片上占据很大的面积。

技术实现思路

1、在本发明中，提供了包含三维变压器结构的半导体结构及其制造方法，三维变压器结构占据微小的面积。

2、根据本发明的一种半导体结构包括一三维变压器结构。三维变压器结构包括多个导电层。这些导电层平行配置。这些导电层具有多个u型结构。这些导电层包括至少一导电层形成三维变压器结构的一初级电路(primary circuit)以及至少一导电层形成三维变压器结构的一次级电路(secondary circuit)，初级电路的该至少一导电层与次级电路的该至少一导电层彼此电性隔离(electrically isolated)。

3、根据本发明的一种半导体结构的制造方法包括形成一三维变压器结构。形成该三维变压器结构包括形成多个导电层。这些导电层平行配置。这些导电层具有多个u型结构。这些导电层包括至少一导电层形成三维变压器结构的一初级电路以及至少一导电层形成三维变压器结构的一次级电路，初级电路的该至少一导电层与次级电路的该至少一导电层彼此电性隔离。

4、为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：

1.一种半导体结构，包括：

2.根据权利要求1所述的半导体结构，其中，这些导电层的总数为3以上。

3.根据权利要求1所述的半导体结构，其中，该初级电路包括这些导电层中的二或更多个导电层，该二或更多个导电层彼此电性耦接。

4.根据权利要求1所述的半导体结构，其中，该次级电路包括这些导电层中的二或更多个导电层，该二或更多个导电层彼此电性耦接。

5.根据权利要求1所述的半导体结构，其中，这些导电层中同属于该初级电路或同属于该次级电路的二或更多个导电层通过设置在同一层的一或更多个导电线以及连接该一或更多个导电线与该二或更多个导电层的多个通孔彼此电性耦接。

6.根据权利要求1所述的半导体结构，其中，该三维变压器结构包括二或更多个该初级电路。

7.根据权利要求1所述的半导体结构，其中，该三维变压器结构包括二或更多个该次级电路。

8.根据权利要求1所述的半导体结构，其中，这些导电层包括依序配置的一第一导电层、一第二导电层、一第三导电层、和一第四导电层。

9.根据权利要求8所述的半导体结构，其中，该第一导电层的总长度大于该第二导电层的总长度，该第二导电层的该总长度大于该第三导电层的总长度，该第三导电层的该总长度大于该第四导电层的总长度。

10.根据权利要求8所述的半导体结构，其中，该第一导电层属于该初级电路，该第二导电层属于该次级电路，该第三导电层属于另一次级电路，该第四导电层属于又另一次级电路。

11.根据权利要求8所述的半导体结构，其中，该第一导电层和该第三导电层属于该初级电路且彼此电性耦接，该第二导电层和该第四导电层属于该次级电路且彼此电性耦接。

12.根据权利要求8所述的半导体结构，还包括：

13.根据权利要求12所述的半导体结构，其中，这些导电层的这些u型结构垂直于该衬底。

14.根据权利要求13所述的半导体结构，其中，这些导电层设置在该衬底的该上表面的下方。

15.根据权利要求12所述的半导体结构，其中，这些导电层的这些u型结构平行于该衬底。

16.根据权利要求15所述的半导体结构，其中，这些导电层设置在该衬底的该上表面的上方。

17.根据权利要求1所述的半导体结构，还包括：

18.一种半导体结构的制造方法，包括：

19.根据权利要求18所述的半导体结构的制造方法，包括：

20.根据权利要求18所述的半导体结构的制造方法，包括：