时钟信号传输电路的制作方法

1.本技术属于数字电路技术领域，具体涉及一种时钟信号传输电路。


背景技术：

2.高速传输接口电路一般包括锁相环、发射器和接收器。发射器结合锁相环产生的时钟信号将编码层发送的低速数据传输出去。不同的高速传输接口电路的配置不同，一般会包括多个发射器电路和一个锁相环电路，当发射器电路与锁相环电路之间的距离较远时，时钟信号需要长距离传输时，通过多个驱动级连接实现长距离传输，但驱动级的结构限制驱动能力，易造成时钟信号失真，影响发射器的数据传输效果。


技术实现要素：

3.本技术的目的在于提供一种时钟信号传输电路，以提高传输时钟信号的效果。
4.本技术实施例提供一种时钟信号传输电路，包括至少一个时钟信号驱动模块；所述时钟信号驱动模块包括：驱动单元，所述驱动单元的输入端接收时钟信号，所述驱动单元的输出端输出所述时钟信号，驱动单元用于传输所述时钟信号；电流调整单元，所述电流调整单元的输入端接收调整信号，所述电流调整单元用于根据所述调整信号进行通断，为所述驱动单元提供传输所述时钟信号的电流增益，以保证所述时钟信号的信号质量。
5.进一步的，驱动单元包括：差动对单元，所述差动对单元接收所述时钟信号，用于提供传输所述时钟信号的驱动能力；频段调整单元，所述频段调整单元与所述差动对单元连接，用于扩宽所述差动对单元的工作带宽，以匹配所述时钟信号的频率。
6.进一步的，频段调整单元包括：电感单元，所述电感单元与所述差动对单元连接，用于扩宽所述差动对单元的工作带宽。
7.进一步的，电流调整单元包括：第一调整单元，所述第一调整单元的输入端接收第一调整信号，所述第一调整单元用于根据所述第一调整信号进行通断；第二调整单元，所述第二调整单元的输入端接收第二调整信号，所述第二调整单元用于根据所述第二调整信号进行通断；所述第一调整单元与所述第二调整单元的一端连接，所述第二调整单元的另一端与所述驱动单元连接，通过控制所述第一调整单元以及所述第二调整单元的通断，调整流经所述驱动单元的电流增益大小，以保证所述时钟信号的信号质量。
8.进一步的，时钟信号传输电路还包括：
信号校准模块，所述信号校准模块包括第一输入端和第二输入端，所述第一输入端接收所述时钟信号，所述第二输入端连接所述时钟信号驱动模块的输出端，所述信号校准模块的输出端与所述时钟信号驱动模块的输入端连接；所述信号校准模块用于根据所述时钟信号驱动模块输出的所述时钟信号生成校准信号，并根据所述时钟信号和所述校准信号，向所述时钟信号驱动模块传输经过增益调整后的时钟信号。
9.进一步的，信号校准模块包括：判决单元，所述判决单元的输入端接收所述时钟信号驱动模块的输出端，用于根据所述时钟信号驱动模块输出的时钟信号生成校准信号；校准单元，所述校准单元的第一输入端接收所述时钟信号，所述校准单元的第二输入端与所述判决单元的输出端连接，用于根据所述时钟信号和所述校准信号对所述时钟信号进行调整，以向所述时钟信号驱动模块输出经过增益调整的时钟信号。
10.进一步的，判决单元包括：至少一个判决级，所述判决级的输入端连接所述时钟信号驱动模块的输出端，所述判决级的输出端连接所述校准单元的第二输入端；所述判决级用于根据所述时钟信号驱动模块输出的时钟信号生成所述校准信号。
11.进一步的，校准单元包括：信号驱动级，所述信号驱动级的输入端接收所述时钟信号，用于为传输所述时钟信号提供驱动能力；电流校准级，所述电流校准级的输入端连接所述判决单元的输出端，所述电流校准级的输出端连接所述信号驱动级，用于根据所述校准信号生成增益电流；所述信号驱动级基于所述增益电流对所述时钟信号进行调整，以向所述时钟信号驱动模块输出经过增益调整的时钟信号，以增强传输所述时钟信号的驱动能力。
12.进一步的，电流校准级还包括信号端，所述信号端接收电流调整信号，所述电流调整信号用于调整所述电流校准级生成的增益电流的大小。
13.进一步的，时钟信号传输电路还包括：基准电压模块，所述基准电压模块的输入端用于接入基准电流，所述基准电压模块的第一输出端连接所述时钟信号驱动模块，所述基准电压模块的第二输出端连接所述信号校准模块；所述基准电压模块用于将所述基准电流转换为基准电压，通过所述基准电压为所述时钟信号驱动模块、所述信号校准模块使能。
14.在本技术实施中，包括至少一个时钟信号驱动模块，时钟信号驱动模块包括驱动单元和电流调整单元，驱动单元用于传输时钟信号，电流调整单元与驱动单元连接，其中电流调整单元的输入端接收调整信号，电流调整单元根据调整信号进行通断，以调整流向驱动单元的电流增益，以提高驱动单元传输时钟信号的驱动能力，以保证时钟信号的信号质量，使时钟信号占空比不失真。
15.本技术的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本技术的实践而习得。
16.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不
能限制本技术。
附图说明
17.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1示出了本技术实施例的提供的时钟信号传输电路的结构示意图。
19.图2示出了本技术一实施例的提供的时钟信号传输电路的结构示意图。
20.图3示出了本技术另一实施例提供的时钟信号传输模块的电路结构示意图。
21.图4示出了电流调整单元120的电路结构示意图。
22.图5示出了本技术另一实施例提供的时钟信号传输电路的结构示意图。
23.图6示出了信号校准模块200的结构示意图。
24.图7示出了判决单元210的电路结构图。
25.图8示出了校准单元220的电路结构图。
26.图9示出了基准电压模块300的电路结构示意图。
27.附图标记说明：时钟信号驱动模块100，驱动单元110，电流调整单元120，第一调整单元121，第二调整单元122，信号校准模块200，判决单元210，校准单元220，信号驱动级221，电流校准级222，基准电压模块300。
具体实施方式
28.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本技术将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
29.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本技术的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本技术的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本技术的各方面。
30.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
31.附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
32.高速传输接口一般包括锁相环、发射器和接收器，其中发射器无论采用半速时钟架构还是全速时钟架构，都离不开时钟信号进行数据传输。而发射器本身不产生时钟信号，所需的时钟信号由锁相环提供。在电路版图中，发射器接口与锁相环之间距离较长时，对传
输时钟信号的驱动能力减弱，从而造成时钟信号失真。
33.为了提高传输时钟信号的驱动能力，本技术实施例提出一种时钟信号传输电路。
34.图1示出了本技术实施例提供的时钟信号传输电路的结构示意图。
35.本技术实施例提供一种时钟信号传输电路，包括至少一个时钟信号驱动模块；时钟信号驱动模块100包括：驱动单元110，驱动单元110的输入端接收时钟信号，驱动单元110的输出端输出时钟信号，驱动单元110用于传输时钟信号；电流调整单元120，电流调整单元120的输入端接收调整信号，电流调整单元120用于根据调整信号进行通断，为驱动单元110提供传输时钟信号的电流增益，以保证时钟信号的信号质量。
36.作为一种可选的实施方式，当需要进行长距离传输时钟信号，按照需求级联多个时钟信号驱动模块。
37.图2示出了本实施例提供的时钟信号传输电路的结构示意图。
38.每个时钟信号模块100包括驱动单元110和电流调整单元120，其中，驱动单元110用于提供传输时钟信号的驱动能力。驱动单元110的输入端作为时钟信号传输模块的输入端，驱动单元110的输出端作为时钟信号传输模块的输出端，输入端用于接收时钟信号，输出端用于输出时钟信号。
39.当时钟信号模块的下一个模块连接发射器时，则输出端输出的时钟信号传输至发射器。当存在多个时钟信号传输模块，则当前的时钟信号传输模块通过输出端将时钟信号传输到下一个时钟信号传输模块。
40.电流调整单元120与驱动单元110连接，电流调整单元120的输入端接收调整信号sel，调整信号sel用于控制电流调整单元120的通断，当电流调整单元120导通时为驱动单元110输出电流，驱动单元110基于该电流增强传输时钟信号的能力，进而实现为驱动单元110提供传输时钟信号的电流增益。
41.在本技术实施例中，设置包括驱动单元110和电流调整单元120的时钟信号传输模块，通过驱动单元110传输时钟信号，电流调整单元120与驱动单元110连接，其中电流调整单元120的输入端接收调整信号，调整信号用于控制电流调整单元120的通断，从而控制输出至驱动单元110的电流增益，以拉动驱动单元110传输时钟信号的驱动能力，从而使时钟信号不失真，一定程度上保证了时钟信号的信号质量；另一方面，本实施例中包括至少一个时钟信号传输模块，当需要对时钟信号进行长距离传输时，则将多个时钟信号传输模块进行级联，通过每个时钟信号传输模块的驱动能力实现远距离传输时钟信号，并能保证时钟信号的信号质量。
42.可选的，本实施例提供的时钟信号传输电路中，时钟信号为差分信号，时钟信号包括第一时钟信号clk_inn和第二时钟信号clk_inp，第一时钟信号clk_inn和第二时钟信号clk_inp振幅相同，相位相反。
43.图3示出了本实施例提供的时钟信号传输模块的电路结构示意图。
44.进一步的，驱动单元110包括：差动对单元，差动对单元接收时钟信号，用于提供传输时钟信号的驱动能力；频段调整单元，频段调整单元与差动对单元连接，用于扩宽差动对单元的工作带
宽，以匹配时钟信号的频率。
45.具体的，差动对单元由一对晶体管构成，包括第一晶体管mos1和第二晶体管mos2。
46.在上述实施例的基础上，第一时钟信号clk_inn通过第一晶体管mos1的栅极输入，第二时钟信号clk_inp通过第二晶体管mos2的栅极输入，差动对单元的输出端分别由各个晶体管的源极引出。
47.频段调整单元包括电感单元，电感单元与差动对单元连接，用于扩宽差动对单元的工作带宽。
48.电感单元包括第一电感l1和第二电感l2。
49.频段调整单元与差动对单元连接，用于扩宽差动对单元的工作带宽，以匹配时钟信号的频率。
50.当时钟信号的输入频率过大时，而差动对单元的结构难以传输该时钟信号时，则通过频段调整单元调整工作带宽。
51.进一步的，差动对单元还包括第一电阻r1和第二电阻r2。第一电阻r1的第一端与第一电感l1连接，第一电阻r1的第二端与第一晶体管mos1的源极连接；第二电阻r2的第一端与第二电感l2连接，第二电阻r2的第二端与第二晶体管mos2的源极连接。
52.第一电阻r1和第二电阻r2用于调整其所在支路上的电流，保证差动对单元的正常工作。
53.图4示出了电流调整单元120的电路结构示意图。
54.进一步的，电流调整单元120包括：第一调整单元121，第一调整单元121的输入端接收第一调整信号sel_1，第一调整单元121用于根据第一调整信号sel_1进行通断；第二调整单元122，第二调整单元122的输入端接收第二调整信号sel_2，第二调整单元122用于根据第二调整信号sel_2进行通断；第一调整单元121与第二调整单元122的一端连接，第二调整单元122的另一端与驱动单元110连接，通过控制第一调整单元121以及第二调整单元122的通断，调整流经驱动单元110的电流增益大小，以保证时钟信号的信号质量。
55.seln_1的电平与第一调整信号sel_1的电平相反，seln_2的电平与第二调整信号sel_2的电平相反。
56.具体的，第一调整单元121与第二调整单元122的一端连接，第二调整单元122的另一端与驱动单元110连接。
57.第一调整单元121的电路结构与第二调整单元122的电路结构相同。
58.第一调整单元121包括第三晶体管mos3、第四晶体管mos4与第五晶体管mos5。第二调整单元122包括第六晶体管mos6、第七晶体管mos7和第八晶体管mos8。
59.其中，第三晶体管mos3和第五晶体管mos5的栅极均连接第一调整信号sel_1，第三晶体管mos3的源极与第四晶体管mos4的栅极连接，第五晶体管mos5的源极与第三晶体管mos3的源极与第四晶体管mos4的栅极的连接点连接。
60.进一步的，电流调整单元120还包括第九晶体管mos9和第十晶体管mos10。
61.第九晶体管mos9的栅极连接使能端，第九晶体管mos9的源极、漏极均接地，这种接法使第九晶体管mos9实现滤流的作用。
62.第十晶体管mos10的栅极与第九晶体管mos9的栅极共同连接使能端set，第十晶体管mos10的源极与第三晶体管mos3的漏极、第四晶体管mos4的源极以及第七晶体管mos7的源极连接。第六晶体管mos6的漏极与使能端set连接。
63.在第二调整单元122中，第六晶体管mos6、第八晶体管mos8的栅极连接第二调整信号sel_2，第六晶体管mos6的漏极与使能端set的连接通路中，与驱动单元110连接。
64.在本实施例中，电流调整单元120设置第一调整单元121和第二调整单元122，第一调整单元121与第二调整单元122级联，并分别通过对应的调整信号控制其通断，进而控制连接到驱动单元110中的电流，以提高差动对单元对于传输时钟信号的拉动能力，保证时钟信号的信号质量。
65.图5示出了时钟信号传输电路的结构示意图。
66.进一步的，时钟信号传输电路还包括：信号校准模块200，信号校准模块200包括第一输入端和第二输入端，第一输入端接收时钟信号，第二输入端连接时钟信号驱动模块的输出端，信号校准模块200的输出端与时钟信号驱动模块的输入端连接；信号校准模块200用于根据时钟信号驱动模块输出的时钟信号生成校准信号，并根据时钟信号和校准信号，向时钟信号驱动模块传输经过增益调整后的时钟信号。
67.图6示出了信号校准模块200的结构示意图。
68.进一步的，信号校准模块200包括：判决单元210，判决单元210的输入端接收时钟信号驱动模块的输出端，用于根据时钟信号驱动模块输出的时钟信号生成校准信号；校准单元220，校准单元220的第一输入端接收时钟信号，校准单元220的第二输入端与判决单元210的输出端连接，用于根据时钟信号和校准信号对时钟信号进行调整，以向时钟信号驱动模块输出经过增益调整的时钟信号。
69.进一步的，判决单元210包括：至少一个判决级，判决级的输入端连接时钟信号驱动模块的输出端，判决级的输出端连接校准单元220的第二输入端；判决级用于根据时钟信号驱动模块输出的时钟信号生成校准信号。
70.具体的，一个判决级用于对时钟信号进行判决，即根据最后输出的电流的电平高低确定时钟信号是否存在失真。
71.图7示出了判决单元210的电路结构图。判决级的数量可根据实际需求增加，将两个判决级级联，以调整判决单元210输出的校准信号的电流大小。
72.图8示出了校准单元220的电路结构图。进一步的，校准单元220包括：信号驱动级221，信号驱动级221的输入端接收时钟信号，用于为传输时钟信号提供驱动能力；电流校准级222，电流校准级222的输入端连接判决单元210的输出端，电流校准级222的输出端连接信号驱动级221单元，用于根据校准信号生成增益电流；信号驱动级221基于增益电流对时钟信号进行调整，以向时钟信号驱动模块输出经过增益调整的时钟信号，以增强传输时钟信号的驱动能力。
73.如图8所示，信号驱动级221包括第二电感单元、第三电阻r3和第四电阻r4，其中第
二电感单元包括第三电感l3和第四电感l4、第十一晶体管mos11、第十二晶体管mos12、第十三晶体管mos13、第十四晶体管mos14、第十五晶体管mos15、第十六晶体管mos16、第十七晶体管mos17、第十八晶体管mos18、第十九晶体管mos19和第二十晶体管mos20。
74.第十三晶体管mos13、第十四晶体管mos14以及第十五晶体管mos15的连接方式与第三晶体管mos3、第四晶体管mos4以及第五晶体管mos5的连接方式相同；第十六晶体管mos16、第十七晶体管mos17以及第十八晶体管mos18的连接方式与第六晶体管mos6、第七晶体管mos7以及第八晶体管mos8的连接方式相同；另外，第十三晶体管mos13的源极、第十四晶体管mos14的源极以及第十七晶体管mos17的源极与第十一晶体管mos11、第十二晶体管mos12的漏极连接。
75.第十九晶体管mos19、第二十晶体管mos20的栅极连接使能端set，第二十晶体管mos20的源极与第十三晶体管mos13的漏极连接。第十一晶体管mos11、第十二晶体管mos12的栅极作为输入端接收时钟信号。
76.具体的，电流校准级222的输出端与信号驱动级221的输出支路连接，用于为信号驱动级221提供电流增益，以提高传输时钟信号的驱动能力。
77.判决单元210的输入端作为信号校准模块200的第二输入端接收时钟信号传输模块的输出端输出的时钟信号，基于该时钟信号生成校准信号。
78.在本实施例中，信号校准模块200的第一输入端接收时钟信号，第二输入端连接时钟信号传输模块的输出端连接。
79.信号校准模块200是一个反馈传输时钟信号的信号质量的机制。信号校准模块200的第二部分通过第二输入端接收时钟信号传输模块输出的时钟信号，并判断该时钟信号的信号质量是否满足传输需求，如果不满足传输需求则向第一部分传输校准信号。
80.第一部分接收到第二部分传输的校准信号，进一步调整增益，以增大出传输时钟信号的驱动能力。进一步的，电流校准级222还包括信号端，信号端接收电流调整信号，电流调整信号用于调整电流校准级222生成的增益电流的大小。
81.如图8所示，电流校准级222包括第二差动对单元，第二差动对单元由第二十一晶体管mos21、第二十二晶体管mos22构成，第二十一晶体管mos21的栅极、第二十二晶体管mos22的栅极连接判决单元210的输出端。
82.进一步的，电流校准级222还包括第二十三晶体管mos23、第二十四晶体管mos24、第二十五晶体管mos25、第二十六晶体管mos26、第二十七晶体管mos27、第二十八晶体管mos28以及第二十九晶体管mos29。
83.其中，第二十三晶体管mos23的栅极接收电流调整信号trim_1，第二十五晶体管mos25接收电流调整信号trimn_1。第二十六晶体管mos26的栅极接收电流调整信号trim_2，第二十八晶体管mos28的栅极接收电流调整信号trimn_2。
84.电流调整信号trim_1与trimn_1的电平相反，电流调整信号trim_2与trimn_2的电平相反。例如，trim_1表示为1，trimn_1表示为0。
85.第二十九晶体管mos29的栅极与使能端set连接，第二十九晶体管mos29的源极与第二十三晶体管mos23的漏极、第二十六晶体管mos26的漏极连接。
86.第二十六晶体管mos26的漏极与使能端set、第二差动对单元连接。
87.图9示出了基准电压模块300的电路结构示意图。
88.如图9所示，进一步的，时钟信号传输电路还包括：基准电压模块300，基准电压模块300的输入端用于接入基准电流i_stand，基准电压模块300的第一输出端连接时钟信号驱动模块100，基准电压模块300的第二输出端连接信号校准模块200；基准电压模块300用于将基准电流转换为基准电压，通过基准电压set为时钟信号驱动模块100、信号校准模块200使能。
89.通过基准电压模块300共同为时钟信号驱动模块100以及信号校准模块200使能，便于电路版图的一致性。
90.附图中的流程图和框图，图示了按照本技术各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
91.应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本技术的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
92.通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本技术实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质（可以是cd-rom，u盘，移动硬盘等）中或网络上，包括若干指令以使得一台计算设备（可以是个人计算机、服务器、触控终端、或者网络设备等）执行根据本技术实施方式的方法。
93.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。
94.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。