半导体结构及其制备方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：衬底；第一位线立柱，位于所述衬底上，其包括沿所述衬底的厚度方向依次叠置的第一介电层、第一绝缘层及第一接触层，所述第一绝缘层与所述衬底相邻；其中，所述第一绝缘层具有第一预设厚度，且所述第一预设厚度关联于所述第一介电层、所述第一绝缘层及所述第一接触层的厚度和；所述第一绝缘层的顶面沿第一方向的长度与所述第一绝缘层的底面沿所述第一方向的长度比为第一目标值；所述第一方向、所述第一绝缘层的顶面和底面均与所述厚度方向垂直。2.根据权利要求1所述的半导体结构，其特征在于，所述第一预设厚度与所述第一介电层的厚度、所述第一接触层的厚度均成负相关；其中，所述第一预设厚度的范围为[1/6t，1/4t]；其中，t为所述第一介电层、所述第一绝缘层及所述第一接触层的厚度和。3.根据权利要求2所述的半导体结构，其特征在于，包括如下特征中至少一个：所述第一预设厚度的范围为[3nm，10nm]；所述第一目标值的范围为[0.8，1]。4.根据权利要求1-3任一项所述的半导体结构，其特征在于，还包括：第一位线侧墙，位于所述第一位线立柱的外侧壁上，所述第一位线侧墙沿所述第一方向的长度关联于所述第一绝缘层的底面沿所述第一方向的长度。5.根据权利要求4所述的半导体结构，其特征在于，所述第一位线侧墙沿所述第一方向的长度与所述第一绝缘层的底面沿所述第一方向的长度成负相关。6.根据权利要求1-3任一项所述的半导体结构，其特征在于，所述衬底内包括沿所述第一方向交替排布的有源区和隔离结构，且所述衬底包括沿所述第一方向交替排布的凹槽及凸出部，所述第一位线立柱位于所述凸出部的顶面，且与其正下方的所述隔离结构连接；所述半导体结构还包括：第二位线立柱，部分位于所述凹槽内且与所述凹槽暴露的有源区连接。7.根据权利要求1-3任一项所述的半导体结构，其特征在于，所述第一位线立柱还包括沿所述衬底的厚度方向依次叠置的第一阻挡层、第一导电层及第一位线盖层，所述第一接触层与所述第一阻挡层相邻；其中，所述第一位线盖层的厚度范围为[10nm，30nm]。8.根据权利要求6所述的半导体结构，其特征在于，所述第二位线立柱包括沿所述厚度方向依次叠置的位线插塞、第二阻挡层、第二导电层及第二位线盖层；其中，所述位线插塞与所述凹槽暴露的有源区连接，所述第二位线盖层的厚度范围为[10nm，30nm]。9.一种半导体结构的制备方法，其特征在于，包括：提供衬底；于所述衬底上形成第一位线立柱，所述第一位线立柱包括沿所述衬底的厚度方向依次叠置的第一介电层、第一绝缘层及第一接触层，所述第一绝缘层与所述衬底相邻；其中，所述第一绝缘层具有第一预设厚度，且所述第一预设厚度关联于所述第一介电层、所述第一绝缘层及所述第一接触层的厚度和；所述第一绝缘层的顶面沿第一方向的长度与所述第一绝缘层的底面沿所述第一方向的长度比具有第一目标值；所述第一方向、所述第一绝缘层的顶面和底面均与所述厚度方向垂直。10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述衬底内包括沿第
一方向交替排布的有源区和隔离结构，且所述衬底包括沿所述第一方向交替排布的凹槽及凸出部，所述第一介电层位于所述凸出部上，所述第一位线立柱位于所述凸出部的顶面，且与其正下方的所述隔离结构连接；形成所述第一位线立柱，包括：于所述衬底上依次形成沿所述厚度方向叠置的绝缘材料层、插塞材料层、阻挡材料层、导电材料层及盖层材料层，所述绝缘材料层位于所述凸出部上的所述第一介电层上，所述插塞材料层至少填满所述凹槽；刻蚀所述导电材料层及盖层材料层，以形成沿所述厚度方向依次叠置的第一导电层及第一位线盖层；刻蚀所述绝缘材料层、所述插塞材料层及所述阻挡材料层，以形成所述第一位线立柱，所述第一位线立柱包括沿所述厚度方向依次叠置的所述第一介电层、所述第一绝缘层、所述第一接触层、第一阻挡层、所述第一导电层及所述第一位线盖层。11.根据权利要求10所述的半导体结构的制备方法，其特征在于，形成所述第一绝缘层、所述第一接触层及所述第一阻挡层，包括：于第一预设工艺环境下刻蚀所述绝缘材料层、所述插塞材料层及所述阻挡材料层，剩余的所述绝缘材料层形成第一绝缘层，剩余的所述插塞材料层位于所述第一绝缘层顶面的部分形成第一接触层，剩余的所述插塞材料层位于所述凹槽内及凹槽顶面的部分形成中间插塞层，剩余的所述阻挡材料层位于所述第一接触层顶面的部分形成第一阻挡层，剩余的所述阻挡材料层位于所述中间插塞层顶面的部分形成第二阻挡层。12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述第一预设工艺环境包括第一工艺气体及第一预设压力；其中，所述第一工艺气体选自氯气、三氟化氮、氮气、惰性气体和其组合，所述第一预设压力范围为[4mt，6mt]。13.根据权利要求11所述的半导体结构的制备方法，其特征在于，形成所述第一导电层及所述第一位线盖层，包括：于第二预设工艺环境下刻蚀所述盖层材料层，并于第三预设工艺环境下刻蚀所述导电材料层，剩余的所述导电材料层位于所述第一阻挡层顶面的部分形成所述第一导电层，剩余的所述导电材料层位于所述第二阻挡层顶面的部分形成第二导电层，剩余的所述盖层材料层位于所述第一导电层顶面的部分形成所述第一位线盖层，剩余的所述盖层材料层位于所述第二导电层顶面的部分形成第二位线盖层。14.根据权利要求13所述的半导体结构的制备方法，其特征在于，形成所述第一位线立柱之后，还包括：于第四预设工艺环境下对所述中间插塞层进行处理，形成沿所述第一方向间隔排布的位线插塞，以形成所述第二位线立柱，所述第二位线立柱包括沿所述厚度方向依次叠置的所述位线插塞、所述第二阻挡层、所述第二导电层以及所述第二位线盖层。15.根据权利要求14所述的半导体结构的制备方法，其特征在于，包括如下特征中至少一个：所述第二预设工艺环境包括第二工艺气体及第二预设压力；其中，所述第二工艺气体选自四氟化碳、三氟甲烷、氧气、氮气、惰性气体和其组合，所述第二预设压力范围为[13mt，17mt]；所述第三预设工艺环境包括第三工艺气体及第三预设压力；其中，所述第三工艺气体
选自氯气、三氟化氮、氧气、氮气、惰性气体和其组合，所述第三预设压力范围为[4mt，6mt]；所述第四预设工艺环境包括第四工艺气体及第四预设压力；其中，所述第四工艺气体选自溴化氢、氧气、惰性气体和其组合，所述第四预设压力范围为[18mt，22mt]。

技术总结
本公开涉及一种半导体结构及其制备方法，半导体结构包括衬底和第一位线立柱；第一位线立柱位于衬底上，其包括沿衬底的厚度方向依次叠置的第一介电层、第一绝缘层及第一接触层，第一绝缘层与衬底相邻；其中，第一绝缘层具有第一预设厚度，且第一预设厚度关联于第一介电层、第一绝缘层及第一接触层的厚度和；第一绝缘层的顶面沿第一方向的长度与第一绝缘层的底面沿第一方向的长度比为第一目标值；第一方向、第一绝缘层的顶面和底面均与厚度方向垂直；以改善位线立柱的垂直程度，并减小寄生电容，提升存储结构的整体性能。提升存储结构的整体性能。提升存储结构的整体性能。


技术研发人员：于业笑 马宏 刘忠明
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.07.12
技术公布日：2023/8/8