显示装置的制作方法

1.本公开涉及一种显示装置。


背景技术：

2.随着多媒体技术的发展，显示装置正变得更加重要。因此，已经使用了各种显示装置，诸如有机发光二极管(oled)显示装置、液晶显示(lcd)装置等。
3.典型的显示装置包括显示面板，诸如有机发光显示面板或液晶显示(lcd)面板。发光显示面板可以包括发光元件。例如，发光二极管(led)包括使用有机材料作为荧光材料的有机发光二极管(oled)和使用无机材料作为荧光材料的无机led。


技术实现要素：

4.[技术问题]
[0005]
本公开的实施方式的方面提供了一种显示装置，其能够防止或减少可能由于下布线和上电极之间的干扰而在一些像素中出现的亮度不均匀。
[0006]
应注意，本公开的方面不限于以上提及的方面，并且本公开的其它未提及的方面将被本领域技术人员从以下描述中清楚地理解。
[0007]
[技术方案]
[0008]
根据本公开的实施方式，显示装置包括：像素，包括多个子像素，多个子像素中的每个包括在第一方向上延伸的第一电极、在第二方向上与第一电极间隔开的第二电极、以及在第一电极和第二电极上的多个发光元件；以及多个第一扫描线，在像素上并且在第一方向上延伸，其中，多个子像素包括第一子像素和第二子像素，第一扫描线的一部分位于第一子像素上，第二子像素在第二方向上与第一子像素相邻，以及其中，第一扫描线在第一子像素处不与第一电极重叠。
[0009]
显示装置还可以包括在第二方向上与第一扫描线间隔开的第二扫描线，其中，第二扫描线与第二电极部分地重叠，并且其中，第二扫描线可以不与第一电极重叠。
[0010]
显示装置还可以包括堤部，所述堤部包括在第一方向上延伸的部分和在第二方向上延伸的部分，以围绕在其中定位有发光元件的区域，其中，第一扫描线可以与堤部的在第一方向上延伸的部分重叠。
[0011]
显示装置还可以包括：第一电压布线，在第二方向上与第二扫描线间隔开，并且与第一电极重叠；第二电压布线，在第二方向上与第一电压布线间隔开；以及多个数据线，位于第一电压布线和第二电压布线之间。
[0012]
像素还可以包括第三子像素，所述第三子像素在第二方向上与第二子像素相邻并且包括第一电极、第二电极和发光元件，其中，第二电压布线可以位于第三子像素中，以及其中，数据线可以位于第二子像素和第三子像素之间。
[0013]
显示装置还可以包括：第一栅极图案，在第一扫描线上并且连接到第一扫描线；以及第二栅极图案，在第二扫描线上并且连接到第二扫描线，其中，第一栅极图案和第二栅极
图案中的每个可以不与第一电极重叠。
[0014]
显示装置还可以包括：第一导电图案，在第一栅极图案上并且连接到第一扫描线；以及第二导电图案，在第二栅极图案上并且连接到第二扫描线，其中，第一导电图案和第二导电图案中的每个可以不与第一电极重叠。
[0015]
显示装置还可以包括：第二扫描线，在第二方向上与第一扫描线间隔开，并且与第一电极重叠；以及屏蔽层，设置在第二扫描线上，并且与第一电极和第二扫描线重叠。
[0016]
显示装置还可以包括：第一电压布线，在第二方向上与第二扫描线间隔开，并且与第一电极重叠；以及第二电压布线，在第二方向上与第二扫描线间隔开，且第一电压布线插置在第二电压布线和第二扫描线之间，其中，屏蔽层可以与第二电压布线、第一扫描线和第二扫描线重叠，并且可以电连接到第二电压布线。
[0017]
第二电压布线可以电连接到第二电极。
[0018]
显示装置还可以包括：第一栅极图案，在第一扫描线上，并且连接到第一扫描线；以及第二栅极图案，在第二扫描线上，并且连接到第二扫描线，其中，第二栅极图案可以与第一电极重叠，以及其中，屏蔽层可以与第一栅极图案和第二栅极图案重叠。
[0019]
显示装置还可以包括第三扫描线，所述第三扫描线在第二方向上延伸，并且连接到第一扫描线或第二扫描线。
[0020]
第三扫描线可以通过在与第一扫描线或第二扫描线交叉的部分处的接触孔与第一扫描线或第二扫描线接触，以及其中，显示装置可以包括多个像素，多个像素包括像素，多个像素包括其中设置有接触孔的第一类型像素和其中不设置有接触孔的第二类型像素。
[0021]
在相同的行上沿着第二方向布置的多个像素中的至少一个可以是第一类型像素，并且剩余像素可以是第二类型像素。
[0022]
根据本公开的实施方式，显示装置包括：衬底；第一导电层，在衬底上，并且包括第一扫描线和第二扫描线、以及第一电压布线和第二电压布线；缓冲层，在第一导电层上；半导体层，在缓冲层上包括多个第一有源层；第一栅极绝缘层，在半导体层上；第二导电层，包括位于第一栅极绝缘层上的第一栅极图案和第二栅极图案以及与第一有源层重叠的第一栅电极，第一栅极图案与第一扫描线重叠，第二栅极图案与第二扫描线重叠；第一层间绝缘层，在第二导电层上；第三导电层，在第一层间绝缘层上，并且包括与第一有源层连接的第一源电极和第一漏电极；过孔层，在第三导电层上；第一电极和第二电极，第一电极在过孔层上并且电连接到第一电压布线，第二电极在过孔层上与第一电极间隔开并且电连接到第二电压布线；以及发光元件，在第一电极和第二电极上，其中，第一电极在显示装置的厚度方向上不与第一扫描线重叠。
[0023]
第一电极可以在显示装置的厚度方向上与第一电压布线重叠，并且在显示装置的厚度方向上不与第二扫描线重叠，以及第二电极可以与第二扫描线部分地重叠。
[0024]
第三导电层还可以包括直接连接到第一电压布线且在显示装置的厚度方向上与第一电极重叠的导电图案。
[0025]
第一电极可以在显示装置的厚度方向上与第二扫描线重叠，其中，第二电压布线可以在第二方向上与第二扫描线间隔开，且第一扫描线插置在第二电压布线和第二扫描线之间，以及其中，显示装置还可以包括屏蔽层，所述屏蔽层在第一层间绝缘层上，并且在显示装置的厚度方向上与第一扫描线、第二扫描线和第一电极重叠。
[0026]
屏蔽层可以通过穿透第一层间绝缘层、第一栅极绝缘层和缓冲层的接触孔在与第二电压布线重叠的部分处直接连接到第二电压布线。
[0027]
显示装置还可以包括在第三导电层上的第二层间绝缘层，其中，屏蔽层可以在第二层间绝缘层上。
[0028]
其它实施方式的细节包括在详细描述和附图中。
[0029]
[有益效果]
[0030]
根据一个实施方式的显示装置可以具有防止在每个像素的电极和下扫描线之间形成寄生电容的结构。因此，在一个实施方式中，显示装置可以防止或基本上防止根据显示区域的位置由于寄生电容而导致的亮度不均匀。
[0031]
根据实施方式的效果不受以上例示的内容的限制，并且在本公开中包括更多的不同效果。
附图说明
[0032]
图1是根据一个实施方式的显示装置的示意性平面图。
[0033]
图2是示出根据一个实施方式的显示装置的多个布线的示意性布局图。
[0034]
图3是根据一个实施方式的子像素的等效电路图。
[0035]
图4是示出根据一个实施方式的设置在显示装置的一个像素中的多个布线的布局图。
[0036]
图5和图6是将图4的多个布线中的一些布线区分地示出的布局图。
[0037]
图7是示出了设置在图4的一个像素中的多个布线中的一些布线以及电极的设置的布局图。
[0038]
图8是示出根据一个实施方式的包括在显示装置的一个像素中的多个电极和堤部的示意性平面图。
[0039]
图9是沿着图4和图8的线q1-q1'截取的剖视图。
[0040]
图10是沿着图4和图8的线q2-q2'和线q3-q3'截取的剖视图。
[0041]
图11是沿着图4和图8的线q4-q4'和线q5-q5'截取的剖视图。
[0042]
图12是沿着图4和图8中的线q6-q6'和线q7-q7'截取的剖视图。
[0043]
图13是沿着图4和图8的线q3-q3'、线q8-q8'和线q9-q9'截取的剖视图。
[0044]
图14是根据一个实施方式的发光元件的示意性的被部分切除的视图。
[0045]
图15是示出根据一个实施方式的设置在显示装置的一个像素中的下布线中的一些、堤部和多个电极的相对设置的平面图。
[0046]
图16是沿着图15中的线a1-a1'截取的剖视图。
[0047]
图17是示出根据一个实施方式的设置在显示装置的多个像素上的多个布线的相对设置的示意图。
[0048]
图18是示出根据一个实施方式的显示装置的相邻像素的多个布线、堤部、电极的相对设置的示意图。
[0049]
图19是沿着图18的线a2-a2'和线a3-a3'截取的剖视图。
[0050]
图20是示出根据另一实施方式的设置在显示装置的多个布线中的一个像素中的一些布线和电极的设置的布局图。
[0051]
图21是沿着图20中的线a4-a4'截取的剖视图。
[0052]
图22是示出根据实施方式的显示装置的一部分的剖视图。
具体实施方式
[0053]
现在将参考附图在下文中更全面地描述本公开，在附图中示出了本公开的优选实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达本公开的范围。
[0054]
还将理解的是，当一层被称为在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在中间层。在整个说明书中，相同的附图标记指示相同的部件。
[0055]
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
[0056]
在下文中，将参考附图描述实施方式。
[0057]
图1是根据一个实施方式的显示装置的示意性平面图。
[0058]
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以表示提供显示屏的任何电子装置。显示装置10的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(pc)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(pmp)、导航装置、游戏机、数码相机、摄录像机等。
[0059]
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将示出应用无机发光二极管显示面板作为显示面板的情况将作为非限制性示例，但是本公开不限于此，并且在技术精神的相同范围内，可以应用其它显示面板。
[0060]
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有圆化拐角(例如，顶点)的四边形形状、另外的多边形形状和圆形形状的形状。显示装置10的显示区域dpa的形状也可以类似于显示装置10的整体形状。图1示出了具有在第二方向dr2上伸长的矩形形状的显示装置10。
[0061]
显示装置10可以包括显示区域dpa和沿着显示区域dpa的边缘或外围在显示区域dpa周围的非显示区域nda。显示区域dpa是可显示屏幕的区域，并且非显示区域nda是不显示屏幕的区域。显示区域dpa也可以被称为有效区域，并且非显示区域nda也可以被称为非有效区域。显示区域dpa可以基本上占据显示装置10的中央。
[0062]
显示区域dpa可以包括多个像素px。多个像素px可以布置成矩阵。例如，多个像素px可以沿着矩阵的行和列布置。在平面图中，每个像素px的形状可以是矩形或正方形形状。然而，本公开不限于此，并且其可以是每个侧边相对于一个方向倾斜的菱形形状。像素px可以设置成条纹或布置结构，但本公开不限于此。此外，像素px中的每个可以包
括发射特定波长带的光的一个或多个发光元件，以呈现出特定颜色。
[0063]
非显示区域nda可以设置在显示区域dpa周围。非显示区域nda可以完全或部分地围绕显示区域dpa。显示区域dpa可以具有矩形形状，并且非显示区域nda可以设置成与显示区域dpa的四个侧边相邻。非显示区域nda可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以设置在非显示区域nda中，或者可以在所述布线或电路驱动器上安装外部装置。
[0064]
图2是示出根据一个实施方式的显示装置的多个布线的示意性布局图。
[0065]
参考图2，显示装置10可以包括多个布线。多个布线可以包括多个扫描线sl1、sl2和sl3、多个数据线dtl1、dtl2和dtl3、初始化电压布线vil以及多个电压布线vl1、vl2、vl3和vl4。尽管在图2中未示出，但是在显示装置10中可以进一步设置其它布线。所述多个布线可以包括由第一导电层形成并且在第一方向dr1上延伸的布线、以及由第三导电层形成并且在第二方向dr2上延伸的布线。
[0066]
第一扫描线sl1和第二扫描线sl2可以在第一方向dr1上延伸。第一扫描线sl1和第二扫描线sl2可以彼此相邻，并且可以在第二方向dr2上与不同的第一扫描线sl1和不同的第二扫描线sl2间隔开。第一扫描线sl1和第二扫描线sl2可以连接到与扫描驱动器连接的扫描布线焊盘wpd_sc。第一扫描线sl1和第二扫描线sl2可以从设置在非显示区域nda中的焊盘区域pda延伸到显示区域dpa。
[0067]
第三扫描线sl3可以在第二方向dr2上延伸，并且可以在第一方向dr1上与另一第三扫描线sl3间隔开。第三扫描线sl3可以连接到一个或多个第一扫描线sl1或一个或多个第二扫描线sl2。多个扫描线sl在显示区域dpa的整个表面中可以具有网状结构，但是多个扫描线sl的结构或布置不限于此。
[0068]
在一些实施方式中，如在本文中使用的术语“连接”不仅意指一个构件通过物理接触连接到另一构件，而且意指一个构件通过又一构件连接到另一构件。这也可以被理解为一个部分和另一部分作为一体元件经由另一元件连接成一整体元件。此外，如果一个元件连接到另一元件，则这可以被解释为包括除了以物理接触进行直接连接之外还经由另一元件的电连接的含义。
[0069]
数据线dtl可以在第一方向dr1上延伸。数据线dtl包括第一数据线dtl1、第二数据线dtl2和第三数据线dtl3，并且第一数据线dtl1、第二数据线dtl2和第三数据线dtl3形成一组并且设置成彼此相邻。数据线dtl1、dtl2和dtl3中的每个可以连接到焊盘区域pda中的彼此不同的数据布线焊盘wpd_dt中的相应一个，并且从设置在非显示区域nda中的焊盘区域pda延伸到显示区域dpa。
[0070]
初始化电压布线vil也可以在第一方向dr1上延伸。初始化电压布线vil可以设置在数据线dtl和第二扫描线sl2之间。初始化电压布线vil可以连接到焊盘区域pda中的初始化布线焊盘wpd_vint，并且可以从设置在非显示区域nda中的焊盘区域pda延伸到显示区域dpa。
[0071]
第一电压布线vl1和第二电压布线vl2在第一方向dr1上延伸，并且第三电压布线vl3设置成在与第一方向dr1交叉的第二方向dr2上延伸。如稍后将描述的，第一电压布线vl1和第二电压布线vl2可以由第一导电层形成，并且第三电压布线vl3可以由与第一导电层设置在不同的层上的第三导电层形成。第一电压布线vl1和第二电压布线vl2可以在第一
方向dr1上延伸以跨越显示区域dpa，并且对于第三电压布线vl3，一些布线可以设置在显示区域dpa中，并且其它布线可以设置在分别定位在显示区域dpa的在第一方向dr1上的两侧上的非显示区域nda中。第一电压布线vl1和第二电压布线vl2可以连接到至少一个第三电压布线vl3，并且可以连接到彼此不同的第三电压布线vl3。多个电压布线vl可以在显示区域dpa的整个表面上具有网状结构。
[0072]
第一扫描线sl1、第二扫描线sl2、数据线dtl、初始化电压布线vil、第一电压布线vl1和第二电压布线vl2可以电连接到至少一个布线焊盘wpd。每个布线焊盘wpd可以设置在非显示区域nda中。在一个实施方式中，布线焊盘wpd中的每个可以设置在定位在下侧(其是显示区域dpa的在第一方向dr1上的另一侧)上的焊盘区域pda中。第一扫描线sl1和第二扫描线sl2连接到设置在焊盘区域pda中的扫描布线焊盘wpd_sc，并且多个数据线dtl分别连接到彼此不同的数据布线焊盘wpd_dt。初始化电压布线vil连接到初始化布线焊盘wpd_vint，第一电压布线vl1连接到第一电压布线焊盘wpd_vl1，并且第二电压布线vl2连接到第二电压布线焊盘wpd_vl2。外部装置可以安装在布线焊盘wpd上。外部装置可以通过应用各向异性导电膜、超声结合等安装在布线焊盘wpd上。图2示出了布线焊盘wpd中的每个设置在设置于显示区域dpa的下侧上的焊盘区域pda上作为非限制性示例，但是本公开不限于此。多个布线焊盘wpd中的一些可以设置在显示区域dpa的上侧上或左侧和右侧上的任何一个区域中。
[0073]
显示装置10的每个像素px或子像素pxn(n是1至3的整数)包括像素驱动电路。以上描述的布线可以穿过每个像素px或其外围，以向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以被不同地修改。根据一个实施方式，在显示装置10的每个子像素pxn中，像素驱动电路可以具有包括三个晶体管和一个电容器的3t1c结构。下文中，将描述3t1c结构的像素驱动电路作为示例，但本公开不限于此，并且可以应用各种其它修改的像素px结构，诸如2t1c结构、7t1c结构和6t1c结构。
[0074]
图3是根据一个实施方式的子像素的等效电路图。
[0075]
参考图3，除了发光二极管el之外，根据一个实施方式的显示装置10的每个子像素pxn还包括三个晶体管t1、t2和t3以及一个存储电容器cst。
[0076]
发光二极管el通过经由第一晶体管t1提供的电流发射光。发光二极管el包括第一电极、第二电极以及设置在它们之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极发射的电信号来发射特定波长带的光。
[0077]
发光二极管el的一端可以连接到第一晶体管t1的源电极，并且其另一端可以连接到向其提供比第一电压布线vl1的高电势电压(下文中，第一电力电压)低的低电势电压(下文中，第二电力电压)的第二电压布线vl2。
[0078]
第一晶体管t1根据第一晶体管t1的栅电极和源电极之间的电压差调节从第一电压布线vl1(向其提供第一电力电压)流向发光二极管el的电流。例如，第一晶体管t1可以是用于驱动发光二极管el的驱动晶体管。第一晶体管t1的栅电极可以连接到第二晶体管t2的源电极，第一晶体管t1的源电极可以连接到发光二极管el的第一电极，并且第一晶体管t1的漏电极可以连接到向其施加第一电力电压的第一电压布线vl1。
[0079]
第二晶体管t2通过扫描线sl的扫描信号而导通，以将数据线dtl连接到第一晶体
管t1的栅电极。第二晶体管t2的栅电极可以连接到扫描线sl，其源电极可以连接到第一晶体管t1的栅电极，并且其漏电极可以连接到数据线dtl。
[0080]
第三晶体管t3通过扫描线sl的扫描信号而导通，以将初始化电压布线vil连接到发光二极管el的一端或连接到第一晶体管t1的源电极。第三晶体管t3的栅电极可以连接到扫描线sl，其漏电极可以连接到初始化电压布线vil，并且其源电极可以连接到发光二极管el的一端或连接到第一晶体管t1的源电极。第二晶体管t2和第三晶体管t3可以通过相同的扫描信号同时导通(例如，同步地导通)。
[0081]
在一个实施方式中，晶体管t1、t2和t3中的每个的源电极和漏电极不限于以上描述的那些，反之亦然。此外，晶体管t1、t2和t3中的每个可以由薄膜晶体管(tft)形成。此外，在图3中，晶体管t1、t2和t3中的每个已被描述为由n型金属氧化物半导体场效应晶体管(mosfet)形成，但不限于此。例如，晶体管t1、t2和t3中的每个可以由p型mosfet形成。可选地，晶体管t1、t2和t3中的一些可以由n型mosfet形成，并且其它晶体管可以由p型mosfet形成。
[0082]
存储电容器cst形成在第一晶体管t1的栅电极和源电极之间。存储电容器cst存储第一晶体管t1的栅极电压和源极电压之间的差电压(或电荷)。例如，存储电容器cst保持与第一晶体管t1的栅-源电压对应的电压或与经由第二晶体管t2从数据线dtl提供的数据信号对应的电压。
[0083]
下文中，将参考其它附图另外详细描述根据一个实施方式的显示装置10的一个像素px的结构。
[0084]
图4是示出根据一个实施方式的设置在显示装置的一个像素中的多个布线的布局图。图5和图6是将图4的多个布线中的一些布线区分地示出的布局图。图7是示出了设置在图4的一个像素中的多个布线中的一些布线以及电极的设置的布局图。图8是示出根据一个实施方式的包括在显示装置的一个像素中的多个电极和堤部的示意性平面图。图9是沿着图4和图8的线q1-q1'截取的剖视图。图10是沿着图4和图8的线q2-q2'和线q3-q3'截取的剖视图。图11是沿着图4和图8的线q4-q4'和线q5-q5'截取的剖视图。图12是沿着图4和图8中的线q6-q6'和线q7-q7'截取的剖视图。图13是沿着图4和图8的线q3-q3'、线q8-q8'和线q9-q9'截取的剖视图。
[0085]
图4是示出第一导电层、第二导电层和第三导电层的布线(其为设置在显示装置10的一个像素px中的多个布线)以及半导体层的有源层act的布局图。图5同时示出了第一导电层、半导体层和第二导电层，并且图6仅示出了第一导电层、第二导电层和第三导电层。图7示出了第三导电层和设置在其上的电极rme的设置，并且图8示出了设置在多个布线上的多个电极rme、堤部bnl和发光元件ed的设置。图9示出了连接到一个像素px的第一子像素spx1的第一晶体管t1的剖面，并且图10示出了第一子像素spx1的电极rme中的一些和第三导电层在其中连接的部分。图11分别示出了连接到第一子像素spx1的第二晶体管t2和第三晶体管t3的剖面，并且图12示出了电极rme和连接电极cne在其中连接的部分的剖面。图13示出了每个子像素spxn的第一电极rme1在其中连接到下导电层的部分。
[0086]
参考图4至图13，显示装置10的像素px可以包括多个子像素spxn(n是1至3)。例如，一个像素px可以包括第一子像素spx1、第二子像素spx2和第三子像素spx3。第一子像素spx1可以发射第一颜色的光，第二子像素spx2可以发射第二颜色的光，并且第三子像素
spx3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，本公开不限于此，并且子像素spxn可以发射相同颜色的光。在一个实施方式中，子像素spxn中的每个可以发射蓝光。此外，尽管图2示出了一个像素px包括三个子像素spxn，但是本公开不限于此，并且像素px可以包括更多数量的子像素spxn。
[0087]
显示装置10的每个子像素spxn可以包括发射区域ema和非发射区域。发射区域ema可以是其中设置发光元件ed以发射特定波长带的光的区域。非发射区域可以是其中不设置发光元件ed的区域、以及由于从发光元件ed发射的光不到达该区域而不从其发射光的区域。
[0088]
发射区域ema可以包括其中设置有发光元件ed的区域、以及与发光元件ed相邻以发射从发光元件ed发射的光的区域。在不限于此的情况下，发射区域ema还可以包括从发光元件ed发射的光在其中被另一构件反射或折射并发射的区域。多个发光元件ed可以设置在每个子像素spxn中，并且发射区域可以被形成为包括设置有发光元件ed的区域和与其相邻的区域。
[0089]
尽管在图4至图13中示出子像素spxn具有在尺寸上基本上相同的发射区域ema，但是本公开不限于此。在一些实施方式中，子像素spxn的发射区域ema可以根据从设置在每个子像素中的发光元件ed发射的光的颜色或波长带而具有不同的尺寸。
[0090]
每个子像素spxn还可以包括设置在非发射区域中的子区域sa。子区域sa可以设置在发射区域ema的在第一方向dr1的另一侧上的下侧上，并且可以设置于在第一方向dr1上相邻的子像素spxn的发射区域ema之间。发射区域ema和子区域sa可以沿着第二方向dr2重复布置，同时沿着第一方向dr1交替地布置。然而，本公开不限于此，并且多个像素px的发射区域ema和子区域sa可以具有与图8的布置不同的布置。由于发光元件ed不设置在子区域sa中，因而可以不从子区域sa发射光，但设置在每个子像素spxn中的电极rme可以部分地设置在子区域sa中。设置在彼此不同的子像素spxn中的电极rme可以设置成通过子区域sa的分离部分rop彼此分离。
[0091]
堤部bnl设置在发射区域ema和子区域sa之间。堤部bnl可以包括在平面图中在第一方向dr1上延伸的部分和在第二方向dr2上延伸的部分，以便遍及显示区域dpa的整个表面以网格图案布置。堤部bnl可以设置成跨过子像素spxn中的每个的边界以将相邻的子像素spxn区分开，或者可以设置成围绕每个子像素spxn的发射区域ema以将其区分开。发射区域ema之间、子区域sa之间、以及发射区域ema和子区域sa之间的间隔可以根据堤部bnl的宽度而变化。
[0092]
设置在每个像素px上并与发光二极管el连接的电路层的布线和电路元件中的每个可以连接到第一子像素spx1、第二子像素spx2和第三子像素spx3。然而，布线和电路元件可以不设置成对应于由每个子像素spxn或发射区域ema占据的区域，并且可以在一个像素px内设置成与发射区域ema的位置无关。
[0093]
在一个像素px中，与第一子像素spx1、第二子像素spx2和第三子像素spx3连接的电路层以特定图案设置，并且所述图案可以以一个像素px(而不是以子像素spxn)为单位重复地布置。设置在一个像素px中的子像素spxn是基于发射区域ema和子区域sa区分开的区域，并且连接到它们的电路层可以设置成与子像素spxn的区域无关。根据一个或多个实施方式的显示装置10可以通过基于单位像素px而不是子像素spxn设置电路层的布线和元件，
来减小或最小化由连接到每个子像素spxn的布线和元件占据的区域，并且可以更适合于实现高分辨率的显示装置。
[0094]
当具体描述设置在显示装置10的一个像素px上的多个层时，显示装置10可以包括第一衬底sub、以及设置在第一衬底sub上的半导体层、多个导电层以及多个绝缘层。半导体层、导电层和绝缘层可以各自构成显示装置10的电路层和显示元件层。
[0095]
第一衬底sub可以是绝缘衬底。第一衬底sub可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一衬底sub可以是刚性衬底，但也可以是可被弯曲、折叠或卷曲的柔性衬底。
[0096]
第一导电层可以设置在第一衬底sub上。第一导电层包括在第一方向dr1上延伸的第一扫描线sl1和第二扫描线sl2、多个数据线dtl1、dtl2和dtl3、第一电压布线vl1、第二电压布线vl2、初始化电压布线vil、以及多个下金属层cas1、cas2和cas3。
[0097]
多个扫描线sl设置成在第一方向dr1上延伸。第一扫描线sl1和第二扫描线sl2可以设置在一个像素px中，并且扫描线sl1和sl2中的每个可以设置成遍及沿着第一方向dr1布置的多个像素px。第一扫描线sl1和第二扫描线sl2可以在第二方向dr2上彼此间隔开，但是设置成彼此相邻。第一扫描线sl1和第二扫描线sl2中的任何一个扫描线可以连接到一个像素px，并且连接到一个像素px的扫描线可以连接到第一子像素spx1、第二子像素spx2和第三子像素spx3中的每个。扫描线sl1和sl2可以通过设置在另一导电层上的导电图案连接到第二晶体管(图3和图4中的“t2”)和第三晶体管(图3和图4中的“t3”)，并且扫描信号可以被施加到第二晶体管t2和第三晶体管t3。
[0098]
如上所述，第一扫描线sl1和第二扫描线sl2可以不设置成与由第一子像素spx1、第二子像素spx2和第三子像素spx3占据的每个区域对应，并且可以设置在一个像素px内的特定位置中。在一个实施方式中，第一扫描线sl1和第二扫描线sl2可以设置在像素px的中央的左侧(其是在第二方向dr2上的另一侧)上，并且可以设置在由第一子像素spx1占据的区域上，并且更具体地，在平面图中设置在第一子像素spx1的左侧上。
[0099]
可以根据是否设置扫描线sl1和sl2来区分属于一个像素px的多个子像素spxn。例如，第一子像素spx1可以是与扫描线sl1和sl2相邻的子像素，并且第二子像素spx2和第三子像素spx3可以不是与扫描线sl1和sl2相邻的子像素。因为连接到每个子像素spxn的布线以一个像素px为重复单元以特定图案设置，而不管由每个子像素spxn占据的区域如何，因而属于一个像素px的子像素spxn可以在下导电层中具有不同的图案。如稍后将描述的，可以在每个子像素spxn中设置多个电极rme1和rme2(以及rme3)以及发光元件ed以发射光，并且当设置针对每个子像素spxn具有不同图案的导电层时，其可能影响所发射的光的量。尽管设置在由每个子像素spxn占据的区域中的下导电层具有不同的图案，但根据一个实施方式的显示装置10可以具有不影响从每个子像素spxn发射的光的量的结构。稍后将给出其更详细的描述。
[0100]
多个数据线dtl1、dtl2和dtl3设置成在第一方向dr1上延伸。第一数据线dtl1、第二数据线dtl2和第三数据线dtl3设置在一个像素px中，并且数据线dtl1、dtl2和dtl3中的每个可以设置成遍及沿着第一方向dr1布置的多个像素px。第一数据线dtl1、第二数据线dtl2和第三数据线dtl3可以在第二方向dr2上彼此间隔开，但是可以设置成彼此相邻。第一数据线dtl1、第二数据线dtl2和第三数据线dtl3可以沿着第二方向dr2顺序地布置，并且可
以各自连接到第一子像素spx1、第二子像素spx2和第三子像素spx3。数据线dtl1、dtl2和dtl3中的每个可以通过设置在不同导电层上的导电图案连接到第二晶体管(图3和图4中的“t2”)，以将数据信号施加到第二晶体管t2。
[0101]
如上所述，第一数据线dtl1、第二数据线dtl2和第三数据线dtl3可以不设置成与由第一子像素spx1、第二子像素spx2和第三子像素spx3占据的每个区域对应，并且可以设置在一个像素px内的特定位置中。在图4至图13中，示出了第一数据线dtl1、第二数据线dtl2和第三数据线dtl3设置在一个像素px中的第二子像素spx2和第三子像素spx3之间，但不限于此。
[0102]
初始化电压布线vil在第一方向dr1上延伸，并且设置成跨过沿着第一方向dr1布置的多个像素px。初始化电压布线vil在平面图中在第一数据线dtl1的左侧上，并且可以设置在下金属层cas1、cas2和cas3与第一数据线dtl1之间，但不限于此。初始化电压布线vil可以连接到设置在另一导电层上的导电图案，以连接到子像素spxn中的每个。初始化电压布线vil可以电连接到第三晶体管(图3和图4中的“t3”)的漏电极，并且可以向第三晶体管t3施加初始化电压。
[0103]
第一电压布线vl1和第二电压布线vl2可以设置成在第一方向dr1上延伸，并且可以各自设置成跨过沿着第一方向dr1布置的多个像素px。第一电压布线vl1可以设置在第二扫描线sl2和多个下金属层cas1、cas2和cas3之间，并且第二电压布线vl2可以设置在第三数据线dtl3的右侧(其是在第二方向dr2上的一侧)上。第一电压布线vl1和第二电压布线vl2中的每个可以连接到属于一个像素px的多个子像素spxn。第一电压布线vl1可以通过第一晶体管(图3和图4中的“t1”)连接到每个子像素spxn的第一电极rme1，并且第二电压布线vl2可以通过设置在另一导电层上的第三电压布线vl3连接到第二电极rme2。第一电压布线vl1和第二电压布线vl2可以将从电压布线焊盘wpd_vl1和wpd_vl2施加的电力电压分别传输到设置在每个子像素spxn中的电极rme1和rme2。第一电压布线vl1可以被施加有传输到第一电极rme1的高电势电压(或第一电力电压)，并且第二电压布线vl2可以被施加有传输到第二电极rme2的低电势电压(或第二电力电压)。
[0104]
多个下金属层cas1、cas2和cas3可以设置在第一电压布线vl1和初始化电压布线vil之间。下金属层cas1、cas2和cas3中的每个设置成与稍后将描述的半导体层的第一有源层act1和第二导电层的第一电容电极cse1重叠。第一下金属层cas1设置成在衬底sub的厚度方向上与连接到第一子像素spx1的第一晶体管t1_1的第一有源层act1重叠。第二下金属层cas2设置成在衬底sub的厚度方向上与连接到第二子像素spx2的第一晶体管t1_2的第一有源层act1重叠，并且第三下金属层cas3设置成在衬底sub的厚度方向上与连接到第三子像素spx3的第一晶体管t1_3的第一有源层act1重叠。第一下金属层cas1、第二下金属层cas2和第三下金属层cas3可以在第一方向dr1上彼此间隔开，并且可以在平面图中设置在每个像素px的中央(或中央区域)处。例如，第一下金属层cas1可以设置在像素px的中央的上侧(其是在第一方向dr1上的一侧)上，第二下金属层cas2可以设置在像素px的中央的下侧(其是在第一方向dr1上的另一侧)上，并且第三下金属层cas3可以设置在第一下金属层cas1和第二下金属层cas2之间。
[0105]
下金属层cas1、cas2和cas3可以包括光阻挡材料以防止光进入第一晶体管t1的第一有源层act1。例如，下金属层cas1、cas2和cas3可以由阻挡光透射的不透明金属材料形
成。然而，本公开不限于此，并且在一些情况下，下金属层cas1、cas2和cas3可以被省略，并且可以设置成与其它晶体管t1、t2和t3的有源层重叠。
[0106]
缓冲层bl可以设置在第一导电层和第一衬底sub上。可以在第一衬底sub上形成缓冲层bl，以保护像素px的晶体管免受渗透穿过第一衬底sub(其易被湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。
[0107]
半导体层设置在缓冲层bl上。半导体层可以分别包括晶体管t1、t2和t3的有源层act1、act2和act3。
[0108]
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(in)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ito)、氧化铟锌(izo)、氧化铟镓(igo)、氧化铟锌锡(izto)、氧化铟镓锡(igto)、氧化铟镓锌(igzo)或氧化铟镓锌锡(igzto)中的至少一种。
[0109]
连接到子像素spx1、spx2和spx3中的每个的第一晶体管t1_1、t1_2和t1_3的多个第一有源层act1可以设置在每个像素px的中央(或中央区域)的左侧上。第一有源层act1可以设置在大致由第一子像素spx1占据的区域中。第一有源层act1可以沿着第一方向dr1彼此间隔开，并且可以在衬底sub的厚度方向上与下金属层cas1、cas2和cas3、第二导电层的第一电容电极cse1、以及第三导电层的第三导电图案dp3和第二电容电极cse2部分地重叠。例如，在衬底sub的厚度方向上，每个第一有源层act1可以包括与第三导电图案dp3重叠的第一区域、与第一电容电极cse1重叠的第二区域、以及与第二电容电极cse2重叠的第三区域，所述第三区域是除了第一区域和第二区域之外的部分。
[0110]
连接到子像素spx1、spx2和spx3中的每个的第二晶体管t2_1、t2_2和t2_3的第二有源层act2可以设置成与每个像素px的中央(或中央区域)相邻。第二有源层act2可以设置在大致由第二子像素spx2占据的区域中。第二有源层act2可以沿着第一方向dr1彼此间隔开，并且可以设置成在衬底sub的厚度方向上与第二导电层的第三栅极图案gp3、以及第三导电层的第四导电图案dp4和第五导电图案dp5部分地重叠。例如，第二有源层act2可以包括与第四导电图案dp4重叠的第一区域、与第三栅极图案gp3重叠的第二区域、以及与第五导电图案dp5重叠的第三区域，所述第三区域是除了第一区域和第二区域之外的部分。第二有源层act2的第一区域可以与第四导电图案dp4接触，并且第二有源层act2的第三区域可以与第五导电图案dp5接触。
[0111]
根据数据线dtl1、dtl2和dtl3的设置，第二晶体管t2的第二有源层act2可以具有彼此不同的长度。例如，第一数据线dtl1、第二数据线dtl2和第三数据线dtl3可以从其中设置有第二有源层act2的区域在第二方向dr2上顺序地设置。连接到第一子像素spx1的第二晶体管t2_1的第二有源层act2由于第一数据线dtl1相邻地设置而可以具有在第二方向dr2上测量的最短长度，并且连接到第三子像素spx3的第三晶体管t2_3的第二有源层act2由于第三数据线dtl3设置成间隔最远而可以具有在第二方向dr2上测量的最长长度。然而，第二有源层act2的长度之间的关系可以根据子像素spxn的设置和数据线dtl的设置而变化。
[0112]
连接到子像素spx1、spx2和spx3中的每个的第三晶体管t3_1、t3_2和t3_3的第三有源层act3也可以设置在像素px的中央处。第三有源层act3也可以设置在由第二子像素spx3占据的区域中。第三有源层act3可以沿着第一方向dr1彼此间隔开，并且可以在第一方向dr1上与第二有源层act2并排设置。第三有源层act3可以设置成在衬底sub的厚度方向上
与第二导电层的第三栅极图案gp3、以及第三导电层的第六导电图案dp6和第二电容电极cse2部分地重叠(例如，参见图11)。例如，第三有源层act3可以包括与第六导电图案dp6重叠的第一区域、与第三栅极图案gp3重叠的第二区域、以及与第二电容电极cse2重叠的第三区域，所述第三区域是除了第一区域和第二区域之外的部分。第三有源层act3的第一区域可以与第六导电图案dp6接触，并且第三区域可以与第二电容电极cse2接触。
[0113]
在一些实施方式中，连接到第二子像素spx2和第三子像素spx3的第三晶体管t3_2和t3_3的第三有源层act3使得在衬底sub的厚度方向上与第六导电图案dp6重叠的第一区域可以彼此成一体(例如，参见图4和图5)。因为子像素spxn中的每个的第三晶体管t3可以同时被导通，所以彼此不同的晶体管的第三有源层act3可以部分地与彼此成一体。
[0114]
第一栅极绝缘层gi设置在半导体层和缓冲层bl上。第一栅极绝缘层gi可以用作第一晶体管t1的栅极绝缘层。
[0115]
第二导电层设置在第一栅极绝缘层gi上。第二导电层可以包括多个栅极图案gp1、gp2和gp3、以及第一电容电极cse1。
[0116]
第一栅极图案gp1和第二栅极图案gp2可以具有在第一方向dr1上延伸的形状，并且可以设置在每个像素px的左侧上。第一栅极图案gp1和第二栅极图案gp2可以设置成在衬底sub的厚度方向上分别与第一扫描线sl1和第二扫描线sl2重叠。第一栅极图案gp1可以通过穿透缓冲层bl和第一栅极绝缘层gi的第十一接触孔cnt11直接连接到第一扫描线sl1，并且第二栅极图案gp2可以通过穿透缓冲层bl和第一栅极绝缘层gi的第十一接触孔cnt11直接连接到第二扫描线sl2。第一栅极图案gp1和第二栅极图案gp2中的每个可以防止从焊盘区域pda通过第一扫描线sl1和第二扫描线sl2施加的扫描信号的强度根据显示区域dpa的位置而降低。
[0117]
第三栅极图案gp3可以具有在第一方向dr1上延伸的形状，并且可以设置在每个像素px的中央(或中央区域)处。第三栅极图案gp3可以在第一方向dr1上从像素px的上侧延伸，以在衬底sub的厚度方向上与多个第二有源层act2和第三有源层act3重叠。例如，第三栅极图案gp3可以与第二有源层act2的第二区域和第三有源层act3的第二区域重叠。第三栅极图案gp3可以用作第二晶体管t2的第二栅电极g2和第三晶体管t3的第三栅电极g3。如稍后将描述的，第三栅极图案gp3可以通过第三扫描线sl3连接到第一扫描线sl1或第二扫描线sl2(例如，参见图6)，并且扫描信号可以通过第三栅极图案gp3传送到第二晶体管t2和第三晶体管t3。
[0118]
多个第一电容电极cse1可以沿着第一方向dr1彼此间隔开，并且可以设置在第二栅极图案gp2和第三栅极图案gp3之间。第一电容电极cse1中的每个可以在衬底sub的厚度方向上与下金属层cas1、cas2和cas3、第一有源层act1和第三导电层的第二电容电极cse2部分地重叠。例如，第一电容电极cse1中的每个可以与第一有源层act1的第二区域部分地重叠，并且用作第一晶体管t1的第一栅电极g1(例如，参见图9)。第一电容电极cse1可以连接到如稍后描述的第四导电图案dp4，并且可以将通过第二晶体管t2施加的数据信号传送到第一晶体管t1的第一栅电极g1。此外，第一电容电极cse1可以在衬底sub的厚度方向上与第二电容电极cse2重叠，以构成存储电容器cst。
[0119]
第一层间绝缘层il1设置在第二导电层上。第一层间绝缘层il1可以用作第二导电层和设置在其上的其它层之间的绝缘层，并且可以保护第二导电层。
[0120]
第三导电层设置在第一层间绝缘层il1上。第三导电层可以包括第三扫描线sl3、第三电压布线vl3、以及多个导电图案dp1、dp2、dp3、dp4、dp5和dp6。
[0121]
第三扫描线sl3在第二方向dr2上延伸，并且设置成遍及沿着第二方向dr2布置的多个像素px。第三扫描线sl3可以在平面图中设置在每个像素px的上侧上，并且可以设置成跨过每个子像素spxn的非发射区域。第三扫描线sl3可以连接到第一导电层的第一扫描线sl1或第二扫描线sl2。第三扫描线sl3可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第九接触孔cnt9连接到第一扫描线sl1或第二扫描线sl2。
[0122]
第三扫描线sl3可以连接到设置在任何一个像素px上的第一扫描线sl1或第二扫描线sl2中的任何一个(例如，参见图6)。例如，当第三扫描线sl3连接到设置在一个像素px中的第一扫描线sl1时，相应的第三扫描线sl3可以不连接到设置在与相应的像素px相同的行中的其它第二扫描线sl2。除了设置在一个像素px中的第一扫描线sl1之外，在第一方向dr1上彼此间隔开的相应的第三扫描线sl3和另一第三扫描线sl3可以连接到其它扫描线sl1和sl2。稍后将参考其它附图描述多个扫描线sl1、sl2和sl3之间的连接关系的描述。
[0123]
此外，第三扫描线sl3可以连接到第二导电层的第三栅极图案gp3，并且可以连接到第二晶体管t2和第三晶体管t3。第三扫描线sl3可以通过穿透第一层间绝缘层il1的第十接触孔cnt10连接到第三栅极图案gp3。第三扫描线sl3可以连接到设置在相同的行中的像素px上的第三栅极图案gp3中的每个。第三扫描线sl3可以通过第一扫描线sl1或第二扫描线sl2和第三栅极图案gp3向第二晶体管t2和第三晶体管t3的栅电极传输扫描信号。
[0124]
第三电压布线vl3在第二方向dr2上延伸，并且设置成遍及沿着第二方向dr2布置的多个像素px。第三电压布线vl3可以在平面图中设置在每个像素px的下侧上，并且可以设置成跨过每个子像素spxn的非发射区域。根据一个实施方式，第三电压布线vl3可以连接到第一电压布线vl1和第二电压布线vl2中的任何一个。多个第三电压布线vl3可以沿着第一方向dr1彼此间隔开，并且在多个第三电压布线vl3中，连接到第一电压布线vl1的布线和连接到第二电压布线vl2的布线可以交替地设置。
[0125]
例如，如图4至图13所示，当设置在特定像素行的像素px中的第三电压布线vl3连接到第二电压布线vl2时，在第一方向dr1上与所述像素行相邻的像素行的第三电压布线vl3可以连接到第一电压布线vl1。在第二电压布线vl2和第三电压布线vl3在其中连接的像素行中，第三电压布线vl3可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第十三接触孔cnt13在其与第二电压布线vl2重叠的部分中连接到第二电压布线vl2。在这种情况下，第三电压布线vl3可以与第三导电图案dp3间隔开。在第一电压布线vl1和第三电压布线vl3在其中连接的像素行中，第三电压布线vl3可以连接到第三导电层的第三导电图案dp3。作为示例，第三电压布线vl3和第三导电图案dp3可以彼此一体地连接，并且第三电压布线vl3可以通过第三导电图案dp3连接到第一电压布线vl1。
[0126]
多个电压布线vl1、vl2和vl3可以在第一方向dr1和第二方向dr2上延伸，以在显示区域dpa的整个表面中设置成网状结构。第一电压布线vl1和第二电压布线vl2可以由第一导电层形成，并且在第一方向dr1上延伸，以针对每个像素px设置，并且第三电压布线vl3可以由第三导电层形成，并且在第二方向dr2上延伸，以设置于在彼此不同的行中的像素px中，并且因此，布线可以在显示区域dpa的整个表面中以网状形状设置。
[0127]
此外，可以根据第三电压布线vl3连接到第一电压布线vl1还是连接到第二电压布
线vl2来将多个像素行彼此区分开。尽管第三电压布线vl3根据与其它电压布线vl1和vl2的连接而交替地设置在不同类型的布线上，但是电压布线vl可以根据第一电压布线vl1和第二电压布线vl2的连接而被连接到显示区域dpa的所有像素px。因此，可以进一步减少设置在显示区域dpa中的布线的数量，并且在大面积显示装置中，存在防止通过电压布线施加的电压的ir压降的效果。稍后将参考其它附图描述多个电压布线vl1、vl2和vl3的设置和连接的描述。
[0128]
第二电容电极cse2可以沿着第二方向dr2彼此间隔开，以设置成在衬底sub的厚度方向上与第一电容电极cse1以及下金属层cas1、cas2和cas3重叠。第二电容电极cse2与第一电容电极cse1间隔开，且第一层间绝缘层il1插置在它们之间，并且可以在它们之间形成存储电容器cst。在第二电容电极cse2中，设置在像素px的上侧上的第二电容电极cse2可以形成第一子像素spx1的存储电容器cst，设置在像素px的下侧上的第二电容电极cse2可以形成第二子像素spx2的存储电容器cst，并且设置在像素px的中央(或中央区域)处的第二电容电极cse2可以形成第三子像素spx3的存储电容器cst。
[0129]
第二电容电极cse2可以设置成使得其一部分在衬底sub的厚度方向上与第一有源层act1和第三有源层act3重叠。每个第二电容电极cse2可以通过穿透第一栅极绝缘层gi和第一层间绝缘层il1的第二接触孔cnt2在与第一有源层act1重叠的部分中连接到第一有源层act1，并且可以用作第一晶体管t1的第一源电极s1。此外，第二电容电极cse2也可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第四接触孔cnt4连接到下金属层cas1、cas2和cas3。此外，每个第二电容电极cse2可以通过穿透第一栅极绝缘层gi和第一层间绝缘层il1的第八接触孔cnt8在沿衬底sub的厚度方向与第三有源层act3重叠的部分中连接到第三有源层act3，并且可以用作第三晶体管t3的第三源电极s3(例如，参见图11)。
[0130]
第二电容电极cse2中的每个可以连接到设置在将稍后描述的过孔层via上的第一电极rme1。形成第一子像素spx1和第二子像素spx2的存储电容器cst的第二电容电极cse2中的每个可以设置成在第三方向dr3(其是衬底sub的厚度方向)上与相应的子像素spxn的第一电极rme1重叠，并且可以通过第一电极接触孔ctd在彼此重叠的部分中彼此连接(例如，参见图13)。然而，与第三子像素spx3的第一电极rme1连接的第二电容电极cse2在厚度方向(例如，第三方向dr3)上不与相应的第一电极rme1重叠。第三导电层可以包括连接到第二电容电极cse2中的任何一个的电极连接部分cet，并且设置在第三子像素spx3中的第一电极rme1可以通过电极连接部分cet连接到第二电容电极cse2。
[0131]
第一导电图案dp1和第二导电图案dp2可以具有在第一方向dr1上延伸的形状，并且可以设置在每个像素px的左侧上。第一导电图案dp1可以设置成在衬底sub的厚度方向上与第一扫描线sl1和第一栅极图案gp1重叠，并且第二导电图案dp2可以设置成在衬底sub的厚度方向上与第二扫描线sl2和第二栅极图案gp2重叠。第一导电图案dp1可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第十二接触孔cnt12直接连接到第一扫描线sl1，并且第二导电图案dp2可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第十二接触孔cnt12直接连接到第二扫描线sl2。
[0132]
第三导电图案dp3可以具有在第一方向dr1上延伸的形状，并且可以设置在第二导电图案dp2和第二电容电极cse2之间。第三导电图案dp3可以与第一电压布线vl1和第一有源层act1部分地重叠，并且可以连接到它们中的每个。第三导电图案dp3可以通过穿透缓冲
层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第三接触孔cnt3与第一电压布线vl1接触，并且可以通过分别穿透第一栅极绝缘层gi和第一层间绝缘层il1的第一接触孔cnt1与第一有源层act1接触(例如，参见图9)。第三导电图案dp3可以用作第一晶体管t1的第一漏电极d1。此外，如上所述，第三导电图案dp3可以连接到第三电压布线vl3，或者可以设置成与第三电压布线vl3间隔开。
[0133]
第四导电图案dp4可以设置成与第二有源层act2和数据线dtl中的任何一个重叠，并且第五导电图案dp5可以设置成与第二有源层act2和第一电容电极cse1重叠。第四导电图案dp4可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第五接触孔cnt5与数据线dtl接触，并且可以通过穿透第一栅极绝缘层gi和第一层间绝缘层il1的第五接触孔cnt5与第二有源层act2接触。第四导电图案dp4可以用作第二晶体管t2的第二漏电极d2。第五导电图案dp5可以通过穿透第一层间绝缘层il1的第六接触孔cnt6与第一电容电极cse1接触，并且可以通过穿透第一栅极绝缘层gi和第一层间绝缘层il1的第六接触孔cnt6与第二有源层act2接触。第五导电图案dp5可以用作第二晶体管t2的第二源电极s2。
[0134]
第六导电图案dp6可以设置成与初始化电压布线vil和第三有源层act3重叠。第六导电图案dp6可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第七接触孔cnt7与初始化电压布线vil接触，并且可以通过穿透第一栅极绝缘层gi和第一层间绝缘层il1的第七接触孔cnt7与第三有源层act3接触。第六导电图案dp6可以用作第三晶体管t3的第三漏电极d3。
[0135]
在一些实施方式中，在图4至图13中，示出了过孔层via下方的导电层由第一导电层至第三导电层形成，但不限于此。在一些实施方式中，显示装置10还可以包括设置在第三导电层和过孔层via之间的第四导电层，并且第四导电层可以包括数个导电图案。
[0136]
以上描述的缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1可以由以交替方式堆叠的多个无机层形成。例如，缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1可以形成为通过堆叠包括氧化硅(sio
x
)、氮化硅(sin
x
)或氮氧化硅(sio
x
ny)中的至少一种的无机层形成的双层，或者可以形成为通过交替堆叠包括氧化硅(sio
x
)、氮化硅(sin
x
)或氮氧化硅(sio
x
ny)中的至少一种的无机层形成的多层。然而，本公开不限于此，并且缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1可以形成为包含以上描述的绝缘材料的单个无机层。此外，在一些实施方式中，第一层间绝缘层il1可以由诸如聚酰亚胺(pi)的有机绝缘材料制成。
[0137]
第二导电层和第三导电层可以形成为由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的任一种或其合金制成的单层或多层。然而，本公开不限于此。
[0138]
过孔层via设置在第三导电层上。过孔层via可以包括有机绝缘材料，例如，包括诸如聚酰亚胺(pi)的有机绝缘材料，以执行表面平坦化功能。
[0139]
在过孔层via上，设置多个电极rme1、rme2和rme3、多个突出图案bp1和bp2、堤部bnl、多个发光元件ed以及多个连接电极cne1、cne2和cne3，作为显示元件层。此外，在过孔层via上可以设置多个绝缘层pas1、pas2和pas3。
[0140]
突出图案bp可以直接设置在过孔层via上。突出图案bp可以在第二方向dr2上具有合适的宽度(例如，预定宽度)，并且可以具有在第一方向dr1上延伸的形状。突出图案bp可以设置成遍及彼此不同的子像素spxn的发射区域ema，或者可以设置在发射区域ema中。例
如，突出图案bp可以包括设置成遍及彼此不同的子像素spxn的发射区域ema的第一突出图案bp1、以及在每个子像素spxn的发射区域ema中设置在第一突出图案bp1之间的第二突出图案bp2。
[0141]
第一突出图案bp1和第二突出图案bp2可以在发射区域ema中在第二方向dr2上彼此间隔开。第二突出图案bp2设置在发射区域ema的中央处，并且第一突出图案bp1与插入其间的第二突出图案bp2间隔开。第一突出图案bp1和第二突出图案bp2可以沿着第二方向dr2交替地设置。发光元件ed可以设置在彼此间隔开的第一突出图案bp1和第二突出图案bp2之间。
[0142]
第一突出图案bp1和第二突出图案bp2可以在第一方向dr1上具有相同的长度，但是可以具有在第二方向dr2上测量的不同宽度。在将稍后描述的堤部bnl中，在第一方向dr1上延伸的部分可以在厚度方向上与第一突出图案bp1重叠。突出图案bp可以在显示区域dpa的整个表面上以岛状图案设置。
[0143]
突出图案bp可以具有其至少一部分从过孔层via的顶表面突出的结构。突出图案bp的突出部分可以具有倾斜的或曲形的侧表面。与附图中的图示不同，突出图案bp可以具有在剖视图中其外表面为曲形的半圆形或半椭圆形的形状。突出图案bp可以包括有机绝缘材料，诸如聚酰亚胺(pi)，但不限于此。
[0144]
多个电极rme具有在一个方向上延伸的形状，并且针对每个子像素spxn设置。多个电极rme可以在第一方向dr1上延伸，以设置成跨过子像素spxn的发射区域ema和子区域sa，并且可以在第二方向dr2上彼此间隔开。显示装置10包括设置在每个子像素spxn中的第一电极rme1、第二电极rme2和第三电极rme3。第一电极rme1设置在发射区域ema的中央处，第二电极rme2设置在第一电极rme1的左侧上，并且第三电极rme3设置在第一电极rme1的右侧上。
[0145]
第一电极rme1可以设置在第二突出图案bp2上，并且第二电极rme2和第三电极rme3的每个部分可以设置在彼此不同的第一突出图案bp1上。电极rme中的每个可以设置在突出图案bp1和bp2中的每个的至少倾斜侧表面上。第一电极rme1可以在第二方向dr2上具有比第二突出图案bp2大的宽度，并且第二电极rme2和第三电极rme3可以在第二方向dr2上具有比第一突出图案bp1小的宽度。电极rme中的每个可以设置成覆盖突出图案bp的至少一个侧表面，以反射从发光元件ed发射的光。此外，多个电极rme之间的在第二方向dr2上的间隔可以比突出图案bp1和bp2之间的间隔窄。电极rme中的每个可以具有直接设置在过孔层via上的至少一部分，使得它们可以设置在相同的平面处。
[0146]
第一电极rme1和第三电极rme3可以在第一方向dr1上延伸，但是可以在每个子像素spxn的子区域sa中在第一方向dr1上与另一相邻子像素spxn的第一电极rme1和第三电极rme3间隔开。另一方面，第二电极rme2可以在第一方向dr1上延伸，并且可以设置于在第一方向dr1上布置的多个子像素spxn中。
[0147]
第一电极rme1可以通过形成在与堤部bnl重叠的部分中的第一电极接触孔ctd连接到第三导电层。第一子像素spx1的第一电极rme1可以通过穿透过孔层via的第一电极接触孔ctd在与定位在发射区域ema的上侧上的堤部bnl重叠的部分中与第二电容电极cse2接触。第二子像素spx2和第三子像素spx3的第一电极rme1可以通过穿透过孔层via的第一电极接触孔ctd在与定位在发射区域ema的上侧上的堤部bnl重叠的部分中连接到第三导电
层。第二子像素spx2的第一电极rme1可以连接到第二电容电极cse2中的任何一个，并且第三子像素spx3的第一电极rme1可以连接到电极连接部分cet。
[0148]
第二电极rme2可以通过穿透过孔层via的第二电极接触孔cts在定位在发射区域ema的下侧上的子区域sa中连接到第三电压布线vl3。连接到第二电极rme2的第三电压布线vl3可以是连接到第二电压布线vl2的电压布线。也就是说，在沿着第一方向dr1布置的多个像素px或子像素spxn中，第二电极rme2可以在属于一些像素行的像素px中通过第二电极接触孔cts连接到第三电压布线vl3，但是第二电极rme2可以在属于另一像素行的像素px中不连接到第三电压布线vl3。在第二电极rme2不连接到第三电压布线vl3的像素行中，第三电压布线vl3可以连接到第一电压布线vl1。
[0149]
多个电极rme可以电连接到发光元件ed中的一些。电极rme中的每个可以通过稍后将描述的连接电极cne1、cne2和cne3连接到发光元件ed，并且可以将从下导电层施加的电信号传输到发光元件ed。
[0150]
第一绝缘层pas1设置在过孔层via、突出图案bp及多个电极rme上。第一绝缘层pas1可以设置在过孔层via上以覆盖多个电极rme和突出图案bp。第一绝缘层pas1可以不设置于在子区域sa中在第一方向dr1上相邻的电极rme在其中彼此间隔开的部分中。第一绝缘层pas1可以保护多个电极rme并使彼此不同的电极rme绝缘。此外，第一绝缘层pas1可以防止设置在其上的发光元件ed由于与电极rme的直接接触而被损坏。
[0151]
在实施方式中，第一绝缘层pas1可以具有台阶部分，使得其顶表面在沿第二方向dr2间隔开的电极rme之间部分地凹陷。发光元件ed可以设置在第一绝缘层pas1的形成有台阶部分的顶表面上，并且因此可以在发光元件ed和第一绝缘层pas1之间保留空间。
[0152]
第一绝缘层pas1可以包括暴露每个电极rme的顶表面的一部分的多个接触部分ct1、ct2和ct3。接触部分ct1、ct2和ct3可以穿透第一绝缘层pas1，并且稍后将描述的连接电极cne可以通过接触部分ct1、ct2和ct3与暴露的电极rme接触。
[0153]
堤部bnl可以设置在第一绝缘层pas1上。堤部bnl可以包括在平面图中在第一方向dr1上延伸的部分和在第二方向dr2上延伸的部分，并且因此可以以网格图案布置。堤部bnl可以沿着子像素spxn之间的边界设置，以界定相邻的子像素spxn。此外，堤部bnl可以设置成围绕发射区域ema和子区域sa，并且由堤部bnl分隔并开口的区域可以分别是发射区域ema和子区域sa。
[0154]
堤部bnl可以具有特定高度，并且在一些实施方式中，堤部bnl的顶表面可以具有比突出图案bp的顶表面高的高度，并且堤部bnl的厚度可以等于或大于突出图案bp。在显示装置10的制造工艺期间，在喷墨印刷步骤中，堤部bnl可以防止油墨溢出到相邻的子像素spxn。堤部bnl可以防止不同的子像素spxn中的其中分散有不同的发光元件ed的油墨彼此混合。堤部bnl可以如突出图案bp那样包括聚酰亚胺，但不限于此。
[0155]
多个发光元件ed可以设置在第一绝缘层pas1上。发光元件ed可以包括在与第一衬底sub的顶表面平行的方向上布置的多个层。显示装置10的发光元件ed可以设置成使得其一个延伸方向平行于第一衬底sub，并且包括在发光元件ed中的多个半导体层可以在与第一衬底sub的顶表面平行的方向上顺序地布置。然而，本公开不限于此。在一些情况下，当发光元件ed具有不同的结构时，所述多个层可以在与第一衬底sub垂直的方向上布置。
[0156]
多个发光元件ed可以设置于在彼此不同的突出图案bp1和bp2之间沿着第二方向
dr2彼此间隔开的电极rme上。发光元件ed可以沿着第一方向dr1彼此间隔开，并且可以基本上彼此平行地对准。发光元件ed可以具有在一个方向上延伸的形状，并且延伸的长度可以比沿着第二方向dr2彼此间隔开的电极rme之间的最短距离长。发光元件ed的至少一端可以设置在彼此不同的电极rme中的任何一个上，或者其两端可以分别设置在彼此不同的电极rme上。每个电极rme沿其延伸的方向和发光元件ed沿其延伸的方向可以设置成基本上垂直。然而，本公开不限于此，并且发光元件ed可以各自布置成在相对于电极rme的延伸方向倾斜的方向上延伸。
[0157]
发光元件ed可以包括第一发光元件ed1和第二发光元件ed2，第一发光元件ed1的两端分别设置在第一电极rme1和第三电极rme3上，第二发光元件ed2的两端分别设置在第一电极rme1和第二电极rme2上。第一发光元件ed1可以设置在相对于第一电极rme1的右侧上，并且第二发光元件ed2可以设置在相对于第一电极rme1的左侧上。
[0158]
设置在每个子像素spxn中的发光元件ed可以包括多个半导体层，以发射特定波长带的光。基于任何一个半导体层，发光元件ed可以具有第一端和与第一端相对的第二端。例如，在第一发光元件ed1中，设置在第一电极rme1上的部分可以是第一端，并且设置在第三电极rme3上的部分可以是第二端。此外，在第二发光元件ed2中，设置在第一电极rme1上的部分可以是第一端，并且设置在第二电极rme2上的部分可以是第二端。在第一发光元件ed1和第二发光元件ed2二者中，第一端可以设置在第一电极rme1上，并且第一端所面向的方向可以是相反的方向。然而，第一发光元件ed1和第二发光元件ed2中的一些可以设置成使得第一端面向相同的方向。
[0159]
发光元件ed可以与连接电极cne1、cne2和cne3接触以电连接到电极rme和其它发光元件ed。在发光元件ed中，半导体层的一部分在一个方向侧上的延伸端表面上暴露，并且暴露的半导体层可以与连接电极cne接触。发光元件ed中的每个可以通过连接电极cne电连接到电极rme和过孔层via下方的导电层，并且可以通过被施加电信号来发射特定波长带的光。
[0160]
第二绝缘层pas2可以设置在多个发光元件ed、堤部bnl和子区域sa中。第二绝缘层pas2在第一方向dr1上延伸并包括设置在多个发光元件ed上的图案部分。图案部分可以设置在第一突出图案bp1和第二突出图案bp2之间以部分地围绕发光元件ed的外表面，并且可以不覆盖发光元件ed的两侧或两端。图案部分可以在平面图中在每个子像素spxn中形成线性或岛状图案。第二绝缘层pas2的图案部分可以在显示装置10的制造工艺期间保护发光元件ed并固定发光元件ed。此外，第二绝缘层pas2可以设置成填充发光元件ed和其下方的第一绝缘层pas1之间的空间。
[0161]
多个连接电极cne1、cne2和cne3可以设置在多个电极rme和发光元件ed上，并且可以与它们中的每个接触。例如，连接电极cne可以通过穿透第一绝缘层pas1的接触部分ct1、ct2和ct3与电极rme中的至少一个接触，并且还可以与发光元件ed的一个端部接触。
[0162]
第一连接电极cne1可以具有在第一方向dr1上延伸的形状，并且可以设置在第一电极rme1上。设置在第二突出图案bp2上的第一连接电极cne1的一部分可以与第一电极rme1重叠，从第一电极rme1在第一方向dr1上延伸以跨越堤部bnl并且设置到定位在发射区域ema的下侧上的子区域sa。第一连接电极cne1可以在子区域sa中通过暴露第一电极rme1的顶表面的第一接触部分ct1与第一电极rme1接触。第一连接电极cne1可以与第一发光元
件ed1的第一端和第一电极rme1接触，以将从第一晶体管t1施加的电信号传输到发光元件ed。
[0163]
第二连接电极cne2可以具有在第一方向dr1上延伸的形状，并且可以设置在第二电极rme2上。设置在第一突出图案bp1上的第二连接电极cne2的一部分可以与第二电极rme2重叠，从第二电极rme2在第一方向dr1上延伸以跨越堤部bnl并且可以设置到定位在发射区域ema的下侧上的子区域sa。第二连接电极cne2可以在子区域sa中通过暴露第二电极rme2的顶表面的第二接触部分ct2与第二电极rme2接触。第二连接电极cne2可以与第二发光元件ed2的第二端和第二电极rme2接触，以将从第二电压布线vl2施加的电信号传输到发光元件ed。
[0164]
第三连接电极cne3可以包括在第一方向dr1上延伸的延伸部分cn_e1和cn_e2以及连接延伸部分cn_e1和cn_e2的第一连接部分cn_b1。第一延伸部分cn_e1可以设置在第三电极rme3上，并且可以设置成从发射区域ema延伸到定位在上侧上的子区域sa。第二延伸部分cn_e2可以在发射区域ema中设置在第一电极rme1上，并且第一连接部分cn_b1可以在发射区域ema中在第二方向dr2上延伸，以将第一延伸部分cn_e1连接到第二延伸部分cn_e2。第三连接电极cne3的第一延伸部分cn_e1可以在子区域sa中通过暴露的第三电极rme3的顶表面的第三接触部分ct3与第三电极rme3接触。第三连接电极cne3可以与第一发光元件ed1的第二端和第二发光元件ed2的第一端接触，以将第一发光元件ed1电连接到第二发光元件ed2。第一发光元件ed1和第二发光元件ed2可以通过第三连接电极cne3串联连接。
[0165]
第三绝缘层pas3设置在第三连接电极cne3和第二绝缘层pas2上。第三绝缘层pas3可以整体地设置在第二绝缘层pas2上并且可以设置成覆盖第三连接电极cne3，并且第一连接电极cne1和第二连接电极cne2可以设置在第三绝缘层pas3上。第三绝缘层pas3可以整体地设置在除了其中设置第一连接电极cne1和第二连接电极cne2的区域之外的过孔层via上。也就是说，除了第一绝缘层pas1和第二绝缘层pas2之外，第三绝缘层pas3也可以设置在突出图案bp和堤部bnl上。第三绝缘层pas3可以使第一连接电极cne1和第二连接电极cne2彼此绝缘并且使第一连接电极cne1和第二连接电极cne2与第三连接电极cne3绝缘，使得它们不与第三连接电极cne3直接接触。
[0166]
在一些实施方式中，在显示装置10中可以省略第三绝缘层pas3。因此，多个连接电极cne可以各自直接设置在第二绝缘层pas2上，并且可以设置在相同或基本上相同的层处。
[0167]
尽管在附图中未示出，但是另一绝缘层可以进一步设置在第三绝缘层pas3和多个连接电极cne上。所述绝缘层可以起到保护设置在第一衬底sub上的构件免受外部环境影响的作用。
[0168]
以上描述的第一绝缘层pas1、第二绝缘层pas2和第三绝缘层pas3可以包括无机绝缘材料或有机绝缘材料。然而，本公开不限于此。
[0169]
图14是根据一个实施方式的发光元件的示意图。
[0170]
参考图14，发光元件ed可以是发光二极管。例如，发光元件ed可以是具有纳米或微米尺寸并且由无机材料制成的无机发光二极管。当在彼此相对的两个电极之间在特定方向上形成电场时，发光元件ed可以在具有极性的两个电极之间对准。
[0171]
根据一个实施方式的发光元件ed可以具有在一个方向上伸长的形状。发光元件ed可以具有圆柱体、杆、线、管等的形状。然而，发光元件ed的形状不限于此，并且发光元件ed
可以具有诸如规则的立方体、矩形的平行六面体和六边形棱柱的多边形棱柱形状，或者可以具有诸如在一个方向上伸长并且具有部分地倾斜的外表面的形状的各种形状。
[0172]
发光元件ed可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ed可以包括第一半导体层31、第二半导体层32、发光层33、电极层37和绝缘层38。
[0173]
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式al
x
gayin
1-x-y
n(0≤x≤1，0≤y≤1，0≤x y≤1)的半导体材料。例如，第一半导体层31可以是n型掺杂的algainn、gan、algan、ingan、aln和inn中的任何一种或多种。掺杂到第一半导体层31中的n型掺杂剂可以是si、ge、sn、se等。
[0174]
第二半导体层32设置在第一半导体层31上，且发光层33位于它们之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式al
x
gayin
1-x-y
n(0≤x≤1，0≤y≤1，0≤x y≤1)的半导体材料。例如，第二半导体层32可以是n型掺杂的algainn、gan、algan、ingan、aln和inn中的任何一种或多种。掺杂到第二半导体层32中的p型掺杂剂可以是mg、zn、ca、ba等。
[0175]
在一些实施方式中，尽管在图14中示出第一半导体层31和第二半导体层32中的每个配置为一个层，但是本公开不限于此。根据发光层33的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，诸如包层或拉伸应变势垒减小(tsbr)层。
[0176]
发光层33设置在第一半导体层31和第二半导体层32之间。发光层33可以包括具有单量子阱结构或多量子阱结构的材料。当发光层33包括具有多量子阱结构的材料时，多个量子层和阱层可以交替地堆叠。发光层33可以根据经由第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的耦合来发射光。发光层33可以包括诸如algan、algainn或ingan的材料。例如，当发光层33在多量子阱结构中具有量子层和阱层交替堆叠的结构时，量子层可以包括诸如algan或algainn的材料，并且阱层可以包括诸如gan或alinn的材料。
[0177]
发光层33可以呈具有大带隙能量的半导体材料和具有小带隙能量的半导体材料交替堆叠的结构，并且可以根据发射光的波长带包括其它iii族至v族半导体材料。由发光层33发射的光不限于蓝色波长带的光，但是在一些情况下，有源层33也可以发射红色或绿色波长带的光。
[0178]
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且其可以是肖特基连接电极。发光元件ed可以包括至少一个电极层37。发光元件ed可以包括一个或多个电极层37，但是本公开不限于此，并且可以省略电极层37。
[0179]
在显示装置10中，当发光元件ed与电极或连接电极电连接时，电极层37可以减小发光元件ed与电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(al)、钛(ti)、铟(in)、金(au)、银(ag)、ito、izo或itzo中的至少一种。
[0180]
绝缘层38布置成围绕以上描述的多个半导体层和电极层的外表面。例如，绝缘层38可以设置成至少围绕发光层33的外表面，并且可以形成为暴露发光元件ed的在纵向方向上的两端。此外，在剖视图中，绝缘层38可以具有在与发光元件ed的至少一端相邻的区域中被圆化的顶表面。
[0181]
绝缘层38可以包括具有绝缘特性的材料，诸如氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氮化铝(aln
x
)和氧化铝(alo
x
)。在图14中示出了绝缘层38形成为单层，但本
公开不限于此。在一些实施方式中，绝缘层38可以形成为具有在其中堆叠的多个层的多层结构。
[0182]
绝缘层38可以起到保护构件的作用。绝缘层38可以防止当向其传输电信号的电极与发光元件ed直接接触时可能在发光层33处发生的电短路。此外，绝缘层38可以防止发光元件ed的发光效率的降低。
[0183]
此外，绝缘层38可以具有进行表面处理的外表面(例如，外周边或周向表面)。发光元件ed可以在电极上以喷射其中分散有发光元件ed的油墨的方式对准。这里，绝缘层38的表面可以以疏水或亲水方式处理，以便将发光元件ed保持在分散状态中，而不会与油墨中相邻的其它发光元件ed聚集。
[0184]
图15是示出根据一个实施方式的设置在显示装置的一个像素中的下布线中的一些、堤部和多个电极的相对设置的平面图。图16是沿着图15中的线a1-a1'截取的剖视图。在图15中，作为第一导电层、第二导电层和第三导电层的一些布线，与扫描线sl1、sl2和sl3以及电压布线vl1、vl2和vl3一起，示出了子像素spxn中的每个的电极rme。图16示出了跨过设置在第一子像素spx1中的第二发光元件ed2、第一扫描线sl1和第二扫描线sl2的剖面。
[0185]
参考图15和图16以及图6和图7，显示装置10可以在一个像素px中包括第一子像素spx1、第二子像素spx2和第三子像素spx3，并且连接到每个子像素spxn的扫描线sl1、sl2和sl3、数据线dtl以及电压布线vl1、vl2和vl3可以以由一个像素px占据的区域为单位重复设置。由于每个像素px的子像素spxn沿着第二方向dr2布置，因此在第一方向dr1上延伸的布线可以根据其位置而设置在由彼此不同的子像素spxn占据的区域中。例如，第一扫描线sl1和第二扫描线sl2可以设置在由第一子像素spx1占据的区域中或设置到其左侧，并且数据线dtl可以设置在由第二子像素spx2和第三子像素spx3占据的区域上。
[0186]
根据一个实施方式，在显示装置10中，第一扫描线sl1和第二扫描线sl2可以设置成与第一子像素spx1的电极rme相邻，但是至少可以设置成在厚度方向上不与第一电极rme1重叠。第一扫描线sl1和第二扫描线sl2中的每个可以设置成完全不与第一电极rme1重叠。第一扫描线sl1和第二扫描线sl2可以设置在第一子像素spx1和其它像素px的第三子像素spx3之间的边界处。第一扫描线sl1和第二扫描线sl2中的每个可以在厚度方向上与堤部bnl的在第一方向dr1上延伸的部分和第一突出图案bp1重叠。在第一扫描线sl1和第二扫描线sl2之间，与第一电极rme1相邻的第二扫描线sl2可以在厚度方向上不与第一电极rme1重叠，但是可以与第二电极rme2部分地重叠。根据第一扫描线sl1和第二扫描线sl2的设置，第二导电层的第一栅极图案gp1和第二栅极图案gp2以及第三导电层的第一导电图案dp1和第二导电图案dp2也可以在厚度方向上不与第一电极rme1重叠。
[0187]
用于发光元件ed的光发射的信号可以被施加到设置在每个子像素spxn中的电极rme，并且用于驱动每个子像素spxn的信号可以被施加到其下方的布线。当信号被施加到设置在过孔层via下方的第一扫描线sl1和第二扫描线sl2时，可能在设置在第一扫描线sl1和第二扫描线sl2上方的另一导电层之间形成寄生电容。在根据一个实施方式的显示装置10中，设置在过孔层via下方的扫描线sl1和sl2可以设置成在厚度方向上不与设置在过孔层via上的第一电极rme1重叠，从而可以防止通过施加到扫描线sl1和sl2的信号在第一电极rme1中形成寄生电容。显示装置10可以最小化过孔层via下方的布线对施加到电极rme(向其施加用于发光元件ed的光发射的信号)的信号的影响。
[0188]
用于将第二晶体管t2和第三晶体管t3导通的信号可以被施加到第一扫描线sl1和第二扫描线sl2，并且用于发光元件ed的光发射的信号可以被施加到第一电极rme1。尽管在用于发光元件ed的光发射的信号被施加到第一电极rme1的同时，信号被施加到第一扫描线sl1和第二扫描线sl2，但是由于第一电极rme1被设置成在厚度方向上不与扫描线sl1和sl2重叠，因而施加到扫描线sl1和sl2的信号可以不影响第一电极rme1。
[0189]
另一方面，设置在第二扫描线sl2的右侧上的第一电压布线vl1和第三导电图案dp3可以在厚度方向上与第一电极rme1重叠。因为第一电压布线vl1电连接到第一电极rme1，所以可以向其施加基本上相同的信号，并且尽管第一电压布线vl1和第三导电图案dp3在厚度方向上与第一电极rme1重叠，但是不会存在问题。
[0190]
在显示装置10中，由于多个布线以由一个像素px占据的区域为单位重复设置，因此设置在其下方的布线的类型对于每个子像素spxn可以是不同的。尽管被设置在由第一子像素spx1占据的区域中，但是扫描线sl1和sl2被设置成不与第一电极rme1重叠，并且因此施加到针对每个子像素spxn的第一电极rme1的信号可以不受下布线的影响。因此，尽管针对每个子像素spxn的布线设置是不同的，但是从子像素spxn的发光元件ed发射的光的强度可以是均匀的，并且具有可以减小由于子像素spxn之间的光发射量的差异而导致的像素px的亮度不均匀的优点。
[0191]
在一些实施方式中，在第二子像素spx2中，第三栅极图案gp3、初始化电压布线vil以及电容电极cse1和cse2的部分可以设置在多个电极rme下方。在第三子像素spx3中，多个数据线dtl和第二电压布线vl2可以设置在多个电极rme下方。第三子像素spx3的第一电极rme1可以在厚度方向上与第三数据线dtl3重叠。
[0192]
如上所述，第一扫描线sl1和第二扫描线sl2连接到至少一个第三扫描线sl3。因此，可以根据与第一扫描线sl1和第二扫描线sl2以及第三扫描线sl3连接的第九接触孔cnt9的设置，将像素px区分为彼此不同的像素px。是否形成第r接触孔cntr可以影响像素px的第一扫描线sl1和第二扫描线sl2与第一子像素spx1的第一电极rme1之间的寄生电容的形成。也就是说，由于扫描线sl1、sl2和sl3之间的连接关系，显示装置10的像素px的结构可以被设计成具有这样的结构：第一子像素spx1的第一电极rme1选择性地不与在其下方的第一扫描线sl1和第二扫描线sl2重叠(这与第二子像素spx2和第三子像素spx3不同)。
[0193]
图17是示出根据一个实施方式的设置在显示装置的多个像素上的多个布线的相对设置的示意图。图17示出了第一导电层和第三导电层的扫描线sl1、sl2和sl3、电压布线vl1、vl2和vl3、以及第三导电图案dp3的设置、以及第九接触孔cnt9的位置。
[0194]
参考图17以及图3、图15和图16，显示装置10可以包括沿着第一方向dr1和第二方向dr2布置的多个像素px，并且像素px可以布置在多个像素行pxr和像素列pxc中。图17示出了第一像素列pxc1、第二像素列pxc2、第三像素列pxc3和第四像素列pxc4以及第一像素行pxr1、第二像素行pxr2、第三像素行pxr3和第四像素行pxr4。
[0195]
第一扫描线sl1、第二扫描线sl2、第一电压布线vl1和第二电压布线vl2可以在第一方向dr1上延伸，并且可以设置在属于相同像素列pxc的像素px中。第一扫描线sl1、第二扫描线sl2、第一电压布线vl1和第二电压布线vl2可以针对每个不同像素列pxc以不同的布线进行设置。
[0196]
第三扫描线sl3和第三电压布线vl3可以在第二方向dr2上延伸，并且可以设置在
属于相同像素行pxr的像素px中。第三扫描线sl3和第三电压布线vl3可以针对每个不同像素行pxr以不同的布线进行设置。
[0197]
设置在第一像素行pxr1中的第三扫描线sl3可以在第二像素列pxc2和第四像素列pxc4中通过第九接触孔cnt9连接到第二扫描线sl2。相应的第三扫描线sl3可以被连接到两个像素px中的第二扫描线sl2，但可以不被连接到设置在属于相同的行的其它像素px中的第一扫描线sl1和第二扫描线sl2。
[0198]
设置在第二像素行pxr2中的第三扫描线sl3可以在第二像素列pxc2和第四像素列pxc4中通过第九接触孔cnt9连接到第一扫描线sl1。设置在第三像素行pxr3中的第三扫描线sl3可以在第一像素列pxc1和第三像素列pxc3中连接到第二扫描线sl2，并且设置在第四像素行pxr4中的第三扫描线sl3可以在第一像素列pxc1和第三像素列pxc3中连接到第一扫描线sl1。
[0199]
一个第三扫描线sl3可以在设置在第一像素组pxg#1和第二像素组pxg#2中的相应像素中的一个像素中连接到第一扫描线sl1或第二扫描线sl2。也就是说，一个第三扫描线sl3可以在任何一个像素组pxg中的仅一个像素px中连接到第一扫描线sl1或第二扫描线sl2，并且可以在另一像素px中不连接到第一扫描线sl1或第二扫描线sl2。属于相同的行的像素px可以被划分成其中形成有第九接触孔cnt9的像素和不形成有所述孔的像素。在显示装置10中，可以根据显示区域dpa的位置将多个像素px分成一个或多个像素组pxg，并且一个像素组pxg中属于相同的行的像素中的在其中形成第九接触孔cnt9的像素可以是一个。可选地，在属于相同的行的像素中的在其中形成第九接触孔cnt9的像素的数量可以与在显示区域dpa中区分开的像素组pxg的数量相同。例如，当根据显示区域dpa的位置将显示装置10划分成三个像素组pxg时，属于相同的行的像素px中的在其中形成第九接触孔cnt9的像素px的数量可以是三个。
[0200]
设置在第一像素行pxr1-第二像素列pxc2中的像素px#12、以及设置在第一像素行pxr1-第四像素列pxc4中的像素px#14可以是在其中形成第九接触孔cnt9的第一类型像素px1。类似地，设置在第二像素行pxr2-第二像素列pxc2中的像素px#22、设置在第二像素行pxr2-第四像素列pxc4中的像素px#24、设置在第三像素行pxr3-第一像素列pxc1中的像素px#31、设置在第三像素行pxr3-第三像素列pxc3中的像素px#33、设置在第四像素行pxr4-第一像素列pxc1中的像素px#41、以及设置在第四像素行pxr4-第三像素列pxc3中的像素px#43可以各自是第一类型像素px1。其它像素px可以各自是在其中不形成第九接触孔cnt9的第二类型像素。
[0201]
如上所述，在显示装置10中，可以根据第三扫描线sl3以及第一扫描线sl1和第二扫描线sl2是否连接来区分第一类型像素px1和第二类型像素。在不同类型的像素中，像素px的光发射的量可能通过可在第一子像素spx1的第一电极rme1中形成的寄生电容而被改变，并且可能根据第九接触孔cnt9的设置而在显示区域dpa中出现亮度不均匀。然而，因为根据一个实施方式的显示装置10具有防止第一子像素spx1的第一电极rme1由于第一扫描线sl1和第二扫描线sl2而形成寄生电容的结构，所以可以最小化以上描述的亮度不均匀的出现。
[0202]
在一些实施方式中，类似于第三扫描线sl3，第三电压布线vl3是否连接到第一电压布线vl1和第二电压布线vl2也可以根据像素px而改变。在属于第一像素行pxr1和第三像
素行pxr3的像素px中，第三电压布线vl3#1可以与第三导电图案dp3成一体以连接到第一电压布线vl1。另一方面，在属于第二像素行pxr2和第四像素行pxr4的像素px中，第三电压布线vl3#2可以与第三导电图案dp3间隔开，并且可以连接到第二电压布线vl2。
[0203]
第三电压布线vl3可以设置在像素px的下侧上，以在第二方向dr2上跨越定位在发射区域ema的下侧上的子区域sa。每个子像素spxn的第二电极rme2可以在定位在发射区域ema的下侧上的子区域sa中与第三电压布线vl3重叠，并且可以在重叠部分中通过第二电极接触孔cts连接到第三电压布线vl3。然而，第二电极rme2可以电连接到第二电压布线vl2，并且可以不连接到与第一电压布线vl1连接的第三电压布线vl3#1。当与第一电压布线vl1连接的第三电压布线vl3#1被设置在相应的像素px中时，第二电极接触孔cts可以被省略。
[0204]
图18是示出根据一个实施方式的显示装置的相邻像素的多个布线、堤部、电极的相对设置的示意图。图19是沿着图18的线a2-a2'和线a3-a3'截取的剖视图。图18示出了第一像素行pxr1和第二像素行pxr2的一个像素px中的电压布线vl1、vl2和vl3、电极rme和堤部bnl的相对设置，并且图19示出了跨过在定位在发射区域ema的下侧上的子区域sa中的电极rme的剖面。
[0205]
参考图18和图19以及图17，因为设置在第一像素行pxr1中的第三电压布线vl3#1与待连接到第一电压布线vl1的第三导电图案dp3成一体，所以施加到第一电极rme1的第一电力电压可以流动。因为第二电极rme2不连接到相应的第三电压布线vl3#1，所以第二电极接触孔cts可以不形成在设置在第一像素行pxr1中的子像素spxn中。
[0206]
另一方面，因为设置在第二像素行pxr2中的第三电压布线vl3#2与第三导电图案dp3间隔开并连接到第二电压布线vl2，所以施加到第二电极rme2的第二电力电压可以流动。因为第二电极rme2连接到相应的第三电压布线vl3#2，所以第二电极接触孔cts可以形成在设置在第二像素行pxr2中的子像素spxn中。
[0207]
与第一电极rme1和第三电极rme3不同，第二电极rme2在子区域sa中不与在第一方向dr1上相邻的另一子像素spxn的第二电极rme2间隔开，并且因此在第一方向dr1上相邻的子像素spxn可以共享一个第二电极rme2。因此，尽管在属于第一像素行pxr1的像素px中不形成第二电极接触孔cts，但是施加到属于第二像素行pxr2的像素px的第二电极rme2的第二电力电压也可以流向第一像素行pxr1。
[0208]
在一些实施方式中，以上描述的显示装置10具有第一扫描线sl1和第二扫描线sl2与第一子像素spx1的第一电极rme1在厚度方向上彼此不重叠的结构，作为用于防止在第一扫描线sl1和第二扫描线sl2与第一子像素spx1的第一电极rme1之间形成寄生电容的结构。然而，用于防止形成寄生电容的结构也可以是除了第一扫描线sl1和第二扫描线sl2与第一电极rme1之间的非重叠结构之外的情况。
[0209]
图20是示出根据另一实施方式的设置在显示装置的多个布线中的一个像素中的一些布线和电极的设置的布局图。图21是沿着图20中的线a4-a4'截取的剖视图。
[0210]
参考图20和图21，在根据实施方式的显示装置10_1中，第二扫描线sl2_1可以在厚度方向上与第一子像素spx1的第一电极rme1_1重叠，并且可以进一步设置在其间进行屏蔽的另外的导电层的图案。显示装置10_1还可以包括在厚度方向上与第一子像素spx1的第一电极rme1_1和第二电极rme2_1重叠的屏蔽层bel。屏蔽层bel可以由第三导电层形成，并且可以设置成覆盖第一扫描线sl1_1和第二扫描线sl2_1，并且设置成与电极rme1_1和第二电
极rme2_1重叠。在显示装置10_1中，因为屏蔽层bel设置在第一扫描线sl1_1和第二扫描线sl2_1上，所以可以省略与第一扫描线sl1_1和第二扫描线sl2_1重叠的第一导电图案dp1和第二导电图案dp2。
[0211]
与图4的实施方式相比，图20和图21的实施方式可以具有设置在过孔层via上的电极rme_1、堤部bnl、突出图案bp1和bp2等相对于设置第一扫描线sl1_1和第二扫描线sl2_1的位置在第二方向dr2上移位的结构。第一扫描线sl1_1和第二扫描线sl2_1可以分别在厚度方向上与第一子像素spx1的第二电极rme2_1和第一电极rme1_2重叠。除了第一子像素spx1的第一电极rme1_1和第二电极rme2_1之外，屏蔽层bel也可以与设置在第一子像素spx1的左侧上的堤部bnl重叠。
[0212]
根据一个实施方式，屏蔽层bel可以电连接到电压布线vl1、vl2和vl3中的任何一个，以与相应的电压布线形成等电势，并且尽管信号被施加到第二扫描线sl2_1，可以防止在第一电极rme1_1和第二扫描线sl2_1之间形成寄生电容。当屏蔽层bel不连接到另一电压布线时，可以在第二扫描线sl2_1和屏蔽层bel之间以及屏蔽层bel和第一电极rme1_1之间形成寄生电容。为了防止这种情况，屏蔽层bel可以电连接到电压布线，例如第二电压布线vl2。
[0213]
作为示例，屏蔽层bel可以直接连接到设置于在第二方向dr2上相邻的另一像素px中的第二电压布线vl2。屏蔽层bel可以设置成与设置在第一子像素spx1的左侧上的堤部bnl重叠，并且第二电压布线vl2可以设置在其下方。当设置在过孔层via上的层在第二方向dr2上移位时，第二电压布线vl2可以设置在第一子像素spx1的左侧堤部bnl的下方，或者设置于在第二方向dr2上相邻的像素px的边界处。屏蔽层bel可以在厚度方向上与第二电压布线vl2重叠，并且可以通过穿透缓冲层bl、第一栅极绝缘层gi和第一层间绝缘层il1的第十四接触孔cnt14与第二电压布线vl2直接接触。屏蔽层bel可以如第二电压布线vl2那样接收第二电力电压，并且可以设置在第一电极rme1_1和第二扫描线sl2_1之间，以防止通过施加到第二扫描线sl2_1的信号形成寄生电容。
[0214]
在图17的实施方式中示出的第一像素行pxr1的像素px中，第三导电图案dp3和第三电压布线vl3可以成一体，并且第三电压布线vl3可以连接到第一电压布线vl1。在这种情况下，屏蔽层bel可以与第三电压布线vl3和第三导电图案dp3间隔开，并且可以通过第十四接触孔cnt14直接连接到第二电压布线vl2。
[0215]
然而，本公开不限于此，并且在第三电压布线vl3在其中连接到第二电压布线vl2的像素px中，屏蔽层bel可以与第三电压布线vl3一体地形成。在图17的实施方式中示出的第二像素行pxr2的像素px中，第三导电图案dp3和第三电压布线vl3可以彼此间隔开，并且第三电压布线vl3可以连接到第二电压布线vl2。在这种情况下，屏蔽层bel可以与第三导电图案dp3间隔开，并且与第三电压布线vl3成一体，以电连接到第二电压布线vl2。
[0216]
图22是示出根据实施方式的显示装置的一部分的剖视图。
[0217]
参考图22，根据实施方式的显示装置10_2还可以包括设置在第三导电层和过孔层via之间的第二层间绝缘层il2和第四导电层，并且屏蔽层bel_2可以由第四导电层形成。如上所述，在显示装置10_2中，可以在过孔层via下方设置更多的层。如图22所示，第二层间绝缘层il2可以设置在第三导电层上，并且第四导电层可以设置在第二层间绝缘层il2上。第四导电层可以包括可设置为第三导电层的布线中的一些。
[0218]
根据一个实施方式，显示装置10_2的第四导电层可以包括屏蔽层bel_2，并且屏蔽层bel_2可以电连接到第二电压布线vl2_2。与前述描述类似，屏蔽层bel_2可以通过穿透下层的接触孔直接连接到第一导电层的第二电压布线vl2_2，或者可以连接到第三导电层的第三电压布线vl3。在所描述的实施方式中，由于诸如屏蔽层bel_2的层由设置在第三导电层上的第四导电层形成，因此存在设置在第三导电层上的布线的设置设计相对自由的优点。此外，作为用于防止第一扫描线sl1_2和第二扫描线sl2_2的电压降的结构，可以确保在其中除了第一栅极图案gp1_2和第二栅极图案gp2_2之外还可以设置第一导电图案dp1_2和第二导电图案dp2_2的空间。
[0219]
在结束详细描述时，本领域的技术人员将理解，在本质上不背离本公开的原理的情况下，可以对实施方式做出许多变化和修改。因此，所公开的实施方式仅以概述性和描述性的含义使用，而不是出于限制的目的。