半导体结构及其制备方法、三维存储器与流程

技术特征：
1.一种半导体结构，其特征在于，包括：堆叠结构，所述堆叠结构包括交替层叠设置的栅极层和介质层；所述堆叠结构包括第一区以及与所述第一区相邻接的第二区；栅线缝隙结构，由所述第一区延伸至所述第二区，且贯穿所述堆叠结构；所述栅线缝隙结构包括隔离结构、第一分隔结构和第二分隔结构，所述隔离结构位于所述第一区，且位于所述第一分隔结构和所述第二分隔结构之间。2.根据权利要求1所述的半导体结构，其特征在于，所述隔离结构包括隔离柱和围绕所述隔离柱设置的多个隔离层；沿垂直于所述介质层的方向，所述隔离柱贯穿所述堆叠结构，所述隔离层与所述介质层交替层叠设置，且一个所述隔离层与一个所述栅极层同层设置。3.根据权利要求2所述的半导体结构，其特征在于，所述第一分隔结构靠近所述第二分隔结构的一端伸入所述隔离层，和/或，所述第二分隔结构靠近所述第一分隔结构的一端伸入所述隔离层。4.根据权利要求2所述的半导体结构，其特征在于，所述隔离柱沿第一方向的宽度小于或者等于所述第一分隔结构沿所述第一方向的宽度的1.5的倍数值；所述第一方向与所述栅线缝隙结构的延伸方向垂直，且与所述栅极层平行。5.根据权利要求2所述的半导体结构，其特征在于，所述隔离层沿第一方向的宽度大于或者等于所述第一分隔结构沿所述第一方向的宽度；所述第一方向与所述栅线缝隙结构的延伸方向垂直，且与所述栅极层平行。6.根据权利要求2所述的半导体结构，其特征在于，所述隔离层沿第一方向的宽度的一半小于相邻两个所述第一分隔结构之间的中心距离的一半；所述第一方向与所述栅线缝隙结构的延伸方向垂直，且与所述栅极层平行。7.根据权利要求1-6任一项所述的半导体结构，其特征在于，所述栅线缝隙结构的数量为多个，多个所述栅线缝隙结构沿第一方向间隔设置；所述第一方向与所述栅线缝隙结构的延伸方向垂直，且与所述栅极层平行。8.根据权利要求7所述的半导体结构，其特征在于，至少两个所述隔离结构沿第一方向错开设置，错开设置的两个所述隔离结构沿第二方向的距离的取值范围为50nm-250nm；所述第一方向与所述栅线缝隙结构的延伸方向垂直，且与所述栅极层平行；所述第二方向与所述栅线缝隙结构的延伸方向平行。9.根据权利要求1-6任一项所述的半导体结构，其特征在于，任一所述隔离结构与所述第二区之间的距离的取值范围为50nm-750nm。10.根据权利要求1-6任一项所述的半导体结构，其特征在于，所述栅极层围绕所述隔离结构设置，且所述栅极层由所述第一区延伸至所述第二区。11.根据权利要求1-6任一项所述的半导体结构，其特征在于，还包括：所述第一区包括多个沟道结构，所述沟道结构贯穿所述堆叠结构；所述第二区包括多个接触结构，所述接触结构贯穿部分所述堆叠结构；一个所述接触结构与一个所述栅极层电性连接。12.一种半导体结构的制备方法，其特征在于，
形成堆叠结构，所述堆叠结构包括交替层叠设置的栅极层和介质层；所述堆叠结构包括第一区以及与所述第一区相邻接的第二区；形成隔离结构，所述隔离结构位于所述第一区；形成第一分隔结构和第二分隔结构，所述隔离结构位于所述第一分隔结构和所述第二分隔结构之间；所述第一分隔结构、所述第二分隔结构以及所述隔离结构共同构成栅线缝隙结构，所述栅线缝隙结构由所述第一区延伸至所述第二区，且贯穿所述堆叠结构。13.根据权利要求12所述的制备方法，其特征在于，所述形成堆叠结构，包括：形成叠层结构，所述叠层结构包括交替层叠设置的牺牲层和介质层；所述形成隔离结构，包括：形成牺牲孔，所述牺牲孔贯穿所述叠层结构；经由所述牺牲孔，去除部分所述牺牲层，以形成牺牲间隙；在所述牺牲间隙内填充隔离材料以形成隔离层，以及在所述牺牲孔内填充隔离材料以形成隔离柱，所述隔离柱和所述隔离层共同构成所述隔离结构。14.根据权利要求13所述的制备方法，其特征在于，所述形成堆叠结构，包括：在所述隔离结构的一侧形成第二分隔槽，所述第二分隔槽贯穿所述叠层结构，且所述第二分隔槽由所述第一区延伸至所述第二区；经由所述第二分隔槽，去除部分所述牺牲层，以形成第二空间；在所述隔离结构的另一侧形成第一分隔槽，所述第一分隔槽贯穿所述叠层结构，且位于所述第一区；经由所述第一分隔槽，去除部分所述牺牲层，以形成第一空间；在所述第二空间与所述第一空间内分别形成第二部分栅极层和第一部分栅极层；所述第一部分栅极层与所述第二部分栅极层共同构成所述栅极层，所述栅极层与所述介质层共同构成所述堆叠结构。15.根据权利要求14所述的制备方法，其特征在于，所述形成第一分隔结构和第二分隔结构，包括：在所述第一分隔槽内形成第一分隔结构；在所述第二分隔槽内形成第二分隔结构；其中，所述第一分隔结构、所述第二分隔结构以及所述隔离结构共同构成栅线缝隙结构。16.根据权利要求13-15任一项所述的制备方法，其特征在于，所述形成堆叠结构，还包括：形成多个沟道孔，位于所述第一区，且贯穿所述叠层结构；形成所述隔离结构之后，形成所述第一分隔槽和所述第二分隔槽之前，还包括：在所述沟道孔内填充沟道材料，以形成沟道结构。17.根据权利要求13-15任一项所述的制备方法，其特征在于，还包括：形成多个接触孔，位于所述第二区，且贯穿部分所述堆叠结构；在所述接触孔内形成接触结构，所述堆叠结构一个所述接触结构与一个所述栅极层电
性连接。18.一种三维存储器，其特征在于，包括：半导体结构，所述半导体结构为如权利要求1-11中任一项所述的半导体结构；外围器件，与所述半导体结构电连接。19.一种存储系统，其特征在于，包括：三维存储器，所述三维存储器为如权利要求18所述的三维存储器；控制器，耦合至所述三维存储器，以控制所述三维存储器存储数据。20.一种电子设备，其特征在于，包括如权利要求19所述的存储系统。

技术总结
本公开提供了一种半导体结构及其制备方法、三维存储器，涉及半导体芯片技术领域，旨在解决相关技术中的三维结构的存储器的存储容量较小的问题。所述半导体结构包括：由第一区延伸至第二区的栅线缝隙结构，栅线缝隙结构包括隔离结构、第一分隔结构和第二分隔结构，隔离结构位于第一区，且位于第一分隔结构和第二分隔结构之间。在两次去除部分牺牲层的过程中，隔离结构有利于阻挡刻蚀液流入另一侧所在的区域内，进而有利于缩短第一区内过渡区的延伸长度，提高存储容量。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。以实现数据的读取和写入操作。以实现数据的读取和写入操作。


技术研发人员：张坤 吴林春 周文犀
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2022.09.05
技术公布日：2022/12/5