一种封装体的制作方法

1.本技术涉及芯片封装领域，特别是涉及一种封装体。


背景技术：

2.foplp(扇出板级封装)技术作为先进封装的一种，目前已在分立式器件中得到大规模应用，扇出板级封装面积更小，没有基板与中介层；封装芯片厚度更薄，管脚数密度也更大，能够更好地满足终端市场对芯片小型化和高性能的需求。
3.现有技术中，通常将芯片贴装在封装基板上，然后使用引线键合设备将芯片的功能焊盘与封装基板的焊盘进行电性连接，之后再对引线键合完的封装板材进行注胶或者模塑封装。
4.然而，上述方法制备的封装体的厚度受到芯片厚度的限制，封装体的尺寸较大，不利于封装的小型化发展。


技术实现要素：

5.本技术主要解决的技术问题是提供一种封装体，能够解决现有技术中的封装体尺寸较大的问题。
6.为解决上述技术问题，本技术采用的第一技术方案是提供一种封装方法，包括：绝缘基板，绝缘基板的两侧表面分别设置有第一铜层与第二铜层；至少一个第一盲孔，第一盲孔贯穿第一铜层与绝缘基板，第一盲孔的孔底为第二铜层靠近绝缘基板的一侧表面；导电连接层，导电连接层设置于第一盲孔的孔壁上；至少一个芯片，芯片贴装于第一盲孔的孔底；其中，芯片通过导电连接层与第一铜层互连。
7.其中，封装体包括塑封体，塑封体覆盖芯片远离第二铜层的一侧表面、导电连接层远离绝缘基板的一侧表面、第一铜层远离绝缘基板的一侧表面以及填充第一盲孔。
8.其中，封装体包括至少一个第二盲孔，第二盲孔贯穿部分塑封体，第二盲孔的孔底为芯片远离第二铜层的一侧表面。
9.其中，第二盲孔内设置有第一导电连接柱。
10.其中，封装体包括至少一个第三盲孔，第三盲孔贯穿塑封体，第三盲孔的孔底为第一铜层远离绝缘基板的一侧表面。
11.其中，第三盲孔内设置有第二导电连接柱。
12.其中，塑封体远离绝缘基板的一侧表面上设置有芯片焊盘；其中，芯片焊盘与芯片对应设置。
13.其中，芯片的厚度小于或等于第一盲孔的深度。
14.其中，芯片的厚度大于第一盲孔的深度。
15.其中，第一盲孔的孔底上设置有导电粘接剂，芯片通过导电粘接剂与第一盲孔的孔底键合。
16.本技术的有益效果是：区别于现有技术，本技术提供一种封装体，通过在附着有第
一铜层的绝缘基板上形成第一盲孔，并在第一盲孔中嵌入芯片，能够使芯片部分或全部嵌入在绝缘基板中，从而有效降低封装体的厚度。本技术通过降低芯片厚度对整体封装件厚度的影响，能够使封装体应用在对厚度要求较高的领域，继而满足小型化封装的需求。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1是本技术封装体一实施方式的结构示意图；
19.图2是本技术封装方法一实施方式的流程示意图；
20.图3是s23中孔壁镀铜后的待封装板材一实施方式的结构示意图；
21.图4是s24中贴装有芯片的待封装板材一实施方式的结构示意图；
22.图5是形成有塑封体的待封装板材一实施方式的结构示意图；
23.图6是对塑封体进行钻孔处理后的待封装板材一实施方式的结构示意图；
24.图7是形成有芯片焊盘的待封装板材一实施方式的结构示意图。
具体实施方式
25.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本技术保护的范围。
26.在本技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
27.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
28.应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
29.现有技术中，通常将芯片贴装在封装基板上，然后使用引线键合设备将芯片的功能焊盘与封装基板的焊盘进行电性连接，之后再对引线键合完的封装板材进行注胶或者模塑封装。然而，上述方法制备的封装体的厚度受到芯片厚度的限制，封装体的尺寸较大，不利于封装的小型化发展。
30.基于上述情况，本技术提供一种封装体，能够解决现有技术中的封装体尺寸较大
的问题。
31.下面结合附图和实施方式对本技术进行详细说明。
32.请参阅图1，图1是本技术封装体一实施方式的结构示意图。
33.本实施方式中，封装体100包括绝缘基板10，绝缘基板10的两侧表面分别设置有第一铜层11与第二铜层12。至少一个第一盲孔31，第一盲孔31贯穿第一铜层11与绝缘基板10，第一盲孔31的孔底为第二铜层12靠近绝缘基板10的一侧表面。导电连接层310，导电连接层310设置于第一盲孔31的孔壁上。至少一个芯片20，芯片20贴装于第一盲孔31的孔底。其中，芯片20通过导电连接层310与第一铜层11互连。
34.本实施方式中，芯片20的厚度小于或等于第一盲孔31的深度，即芯片20可以完全嵌入在绝缘基板10中。
35.在其他实施方式中，芯片20的厚度可以大于第一盲孔31的深度，即芯片20可以部分嵌入在绝缘基板20中，本技术对此不作限定。
36.可以理解地，由于芯片20可以部分或全部嵌入在绝缘基板10中，因而可以有效降低封装体100的厚度，避免芯片20的厚度对封装体100的厚度造成影响，以使封装体100能够应用在对厚度要求较高的领域，继而满足小型化封装的需求。
37.本实施方式中，第一盲孔31的孔底上设置有导电粘接剂(图未示)，芯片20通过导电粘接剂与第一盲孔31的孔底键合。其中，导电粘接剂可以为锡膏、银浆等物质。
38.本实施方式中，通过在第一盲孔31的孔壁上形成导电连接层310，能够使芯片20通过导电连接层310与第一铜层31实现互连。
39.本实施方式中，绝缘基板10为耐燃材料，耐燃材料的等级为fr-4。具体地，fr-4是一种耐燃材料等级的代号，所代表的意思是树脂材料经过燃烧状态必须能够自行熄灭的一种材料规格，它不是一种材料名称，而是一种材料等级，本实施方式所用的fr-4等级材料是以四功能(tera-function)的环氧树脂加上填充剂(filler)以及玻璃纤维所做出的复合材料。
40.本实施方式中，第一铜层11与第二铜层12均为附着在绝缘基板10两侧表面的铜箔。在其他实施方式中，第一铜层11与第二铜层12还可以是通过电镀沉积在绝缘基板10的铜层，本技术对此不作限制。
41.本实施方式中，封装体100包括塑封体40，塑封体40覆盖芯片20远离第二铜层12的一侧表面、导电连接层310远离绝缘基板10的一侧表面、第一铜层11远离绝缘基板10的一侧表面以及填充第一盲孔31。
42.本实施方式中，塑封体40的塑封材料可以为环氧树脂类、酚醛树脂类、聚酰亚胺类、bt类、abf类以及陶瓷基类中的一种或多种，本技术对此不作限定。
43.其中，塑封材料的表面设置有离型膜，能够避免塑封材料与高温压机直接接触。其中，离型膜是指薄膜表面能有区分的薄膜，离型膜与特定的材料在有限的条件下接触后不具有粘性、或具有轻微的粘性。
44.本实施方式中，封装体100包括至少一个第二盲孔32，第二盲孔32贯穿部分塑封体40，第二盲孔32的孔底为芯片20远离第二铜层12的一侧表面。其中，第二盲孔32内设置有第一导电连接柱51。
45.本实施方式中，封装体100包括至少一个第三盲孔33，第三盲孔33贯穿塑封体40，
第三盲孔33的孔底为第一铜层11远离绝缘基板10的一侧表面。
46.可以理解地，通过第一导电连接柱51、第二导电连接柱52、第一铜层12以及导电连接层310能够实现芯片20与封装体100上设置的其余元器件(图未示)的互连。
47.可以理解地，由于第三盲孔33仅贯穿塑封体40，且并未贯穿绝缘基板10，因而能够加快形成第三盲孔33的效率，以节省制备整体器件的时间，以及降低制备成本。
48.其中，第一导电连接柱51与第二导电连接柱52的材料可以为铜浆。
49.本实施方式中，塑封体40远离绝缘基板10的一侧表面上设置有第三铜层13，第三铜层13远离绝缘基板10的一侧表面上设置有芯片焊盘60。其中，芯片焊盘60与芯片20对应设置。
50.可以理解地，通过第一导电连接柱51与芯片焊盘60能够引出芯片20的电极。
51.可以理解地，本实施方式通过将芯片焊盘60设置在芯片20的上方，能够通过正装芯片的方式，实现倒装芯片的功能。同时，由于无需在芯片20下方设置芯片焊盘60，因而无需增厚芯片20底部连接的第二铜层12的厚度，从而进一步降低了封装体100的厚度，继而进一步降低了封装体100的体积。进一步地，通过在第一盲孔31的孔壁上形成导电连接层310，能够使芯片20通过导电连接层310与第一铜层11实现互连，从而避免后续钻孔时钻穿绝缘基板10，能够加快钻孔的效率。同时，通过在塑封体40远离绝缘基板10的一侧表面形成第三铜层13，并在第三铜层13上形成芯片焊盘60，能够通过正装芯片的方式，实现倒装芯片的功能。且由于无需在芯片20下方设置芯片焊盘60，因而无需增厚芯片20底部连接的第二铜层12的厚度，能够进一步降低了封装体600的厚度，以及进一步降低了封装体600的体积，从而使封装体600应用在对厚度要求较高的领域，继而满足小型化封装的需求。
52.对应地，本技术提供了一种封装方法。
53.请参阅图2，图2是本技术封装方法一实施方式的流程示意图。
54.在本实施方式中，封装方法包括：
55.s21：获取到待封装板材；其中，待封装板材包括层叠设置的第一铜层、绝缘基板以及第二铜层。
56.本实施方式中，绝缘基板为耐燃材料，耐燃材料的等级为fr-4。
57.其中，本实施方式采用fr-4环氧玻纤布基板做绝缘基板，由于其电气性能优良、耐高温，本身性能受环境影响小，在高温环境下仍能保持高可靠性。
58.s22：在第一铜层的至少一个第一预设位置进行钻孔处理，钻穿绝缘基板直至露出第二铜层靠近绝缘基板的一侧表面，以形成至少一个第一盲孔；其中，第一盲孔的孔底为第二铜层靠近绝缘基板的一侧表面。
59.本实施方式中，通过激光钻孔的方式在第一铜层的至少一个第一预设位置进行钻孔处理。在其他实施方式中，还可以通过机械钻孔的方式在第一铜层的至少一个第一预设位置进行钻孔处理，本技术对此不作限定。
60.其中，第一预设位置包括孔以及孔口的外围位置。在其他实施方式中，第一预设位置也可以只包括孔的位置，本技术对此不作限定。
61.其中，第一预设位置的数量可以根据需要设定，可以是一个，也可以是多个，本技术对此不作限定。
62.s23：对第一盲孔进行电镀，以在第一盲孔的孔壁上形成导电连接层。
63.本实施方式中，在进行电镀前，对第一盲孔进行孔化处理。其中，孔化处理包括沉铜处理、黑孔处理或黑影处理。通过对覆铜板上的孔进行孔化处理，以在孔的孔壁或/和孔底上覆盖一层导电材质，便于后续对其填孔电镀。其中，黑孔处理是指是将精细的石墨或炭黑涂料(黑孔液)浸涂在孔的孔壁或/和孔底上形成导电种子层；黑影处理是指将成份含有独特的添加剂及导电胶状物质的黑影液浸涂在孔的孔壁或/和孔底上，使孔壁或/和孔底上形成导电种子层；而沉铜处理是指用化学的方法在孔的孔壁或/和孔底沉积上一层薄薄的化学铜，以作为电镀的基底。
64.请参阅图3，图3是s23中孔壁镀铜后的待封装板材一实施方式的结构示意图。本实施方式中，待封装板材200包括绝缘基板10，绝缘基板10的两侧表面分别设置有第一铜层11与第二铜层12。至少一个第一盲孔31，第一盲孔31贯穿第一铜层11与绝缘基板10，第一盲孔31的孔底为第二铜层12靠近绝缘基板10的一侧表面。导电连接层310，导电连接层310设置于第一盲孔31的孔壁上。
65.s24：在第一盲孔的孔底贴装芯片；其中，芯片通过导电连接层与第一铜层互连。
66.本实施方式中，芯片的厚度小于或等于第一盲孔的深度，即芯片可以完全嵌入在绝缘基板中。
67.在其他实施方式中，芯片的厚度可以大于第一盲孔的深度，即芯片可以部分嵌入在绝缘基板中，本技术对此不作限定。
68.可以理解地，由于芯片可以部分或全部嵌入在绝缘基板中，因而可以有效降低封装体的厚度，避免芯片厚度对整体封装件厚度造成影响，以使封装体能够应用在对厚度要求较高的领域，继而满足小型化封装的需求。
69.本实施方式中，通过在第一盲孔的孔壁上形成导电连接层，能够使芯片通过导电连接层与第一铜层实现互连，从而避免后续钻孔时钻穿绝缘基板。
70.请参阅图4，图4是s24中贴装有芯片的待封装板材一实施方式的结构示意图。本实施方式中，待封装板材300包括绝缘基板10，绝缘基板10的两侧表面分别设置有第一铜层11与第二铜层12。至少一个第一盲孔31，第一盲孔31贯穿第一铜层11与绝缘基板10，第一盲孔31的孔底为第二铜层12靠近绝缘基板10的一侧表面。导电连接层310，导电连接层310设置于第一盲孔31的孔壁上。至少一个芯片20，芯片20贴装于第一盲孔31的孔底。其中，芯片20通过导电连接层310与第一铜层11互连。
71.进一步地，对贴装有芯片的待封装板材进行塑封。具体地，获取到塑封材料，将塑封材料与第一铜层、导电连接层以及芯片进行压合，以形成塑封体；其中，塑封体覆盖芯片远离第二铜层的一侧表面、导电连接层远离绝缘基板的一侧表面、第一铜层远离绝缘基板的一侧表面以及填充第一盲孔。
72.本实施方式中，将塑封材料与第一铜层远离绝缘基板的一侧表面、芯片远离第二铜层的一侧表面、导电连接层远离绝缘基板的一侧表面以及第二铜层靠近绝缘基板的一侧表面进行高温压合，通过压合使塑封材料融化，变成半固化的流体，以完成对待封装板材表面各位置的填充，继而形成塑封体。
73.请参阅图5，图5是形成有塑封体的待封装板材一实施方式的结构示意图。本实施方式中，待封装板材400包括绝缘基板10，绝缘基板10的两侧表面分别设置有第一铜层11与第二铜层12。至少一个第一盲孔31，第一盲孔31贯穿第一铜层11与绝缘基板10，第一盲孔31
的孔底为第二铜层12靠近绝缘基板10的一侧表面。导电连接层310，导电连接层310设置于第一盲孔31的孔壁上。至少一个芯片20，芯片20贴装于第一盲孔31的孔底。其中，芯片20通过导电连接层310与第一铜层11互连。塑封体40，塑封体40覆盖芯片20远离第二铜层12的一侧表面、导电连接层310远离绝缘基板10的一侧表面、第一铜层11远离绝缘基板10的一侧表面以及填充第一盲孔31。
74.进一步地，为了引出芯片的电极以及实现芯片与其余元器件的互连，本实施方式还需要对塑封体进行钻孔处理。
75.具体地，首先在塑封体的至少一个第二预设位置进行钻孔，直至露出芯片远离第二铜层的一侧表面，以形成至少一个第二盲孔；以及，在塑封体的至少一个第三预设位置进行钻孔，钻穿塑封体直至露出第一铜层远离绝缘基板的一侧表面，以形成至少一个第三盲孔。
76.其中，第二盲孔与第三盲孔的具体数量可以根据需要设定，本技术对此不作限定。
77.本实施方式中，通过激光钻孔的方式在塑封体的至少一个第二预设位置与至少一个第三预设位置进行钻孔处理。在其他实施方式中，还可以通过机械钻孔的方式在塑封体的至少一个第二预设位置与至少一个第三预设位置进行钻孔处理，本技术对此不作限定。
78.进一步地，对钻孔后的待封装板材进行整板电镀，以在第二盲孔与第三盲孔内形成导电连接柱。
79.其中，在进行电镀前，对第二盲孔以及第三盲孔进行孔化处理。其中，孔化处理包括沉铜处理、黑孔处理或黑影处理。
80.可以理解地，本实施方式中，第三盲孔的孔底为第一铜层，通过形成在第三盲孔内的导电连接柱、第一铜层以及设置在第一盲孔孔壁上的导电连接层，能够引出芯片的电极，以实现芯片与其余元器件的互连。
81.可以理解地，由于形成第三盲孔时，仅需钻穿塑封体以接触到第一铜层，而无需钻穿绝缘基板，能够加快钻孔的效率，以节省制备整体器件的时间，还能够降低制备成本。
82.进一步地，进行整板电镀时，在塑封体远离绝缘基板的一侧表面上形成第三铜层。
83.请参阅图6，图6是对塑封体进行钻孔处理后的待封装板材一实施方式的结构示意图。本实施方式中，待封装板材500包括绝缘基板10，绝缘基板10的两侧表面分别设置有第一铜层11与第二铜层12。至少一个第一盲孔31，第一盲孔31贯穿第一铜层11与绝缘基板10，第一盲孔31的孔底为第二铜层12靠近绝缘基板10的一侧表面。导电连接层310，导电连接层310设置于第一盲孔31的孔壁上。至少一个芯片20，芯片20贴装于第一盲孔31的孔底。其中，芯片20通过导电连接层310与第一铜层11互连。塑封体40，塑封体40覆盖芯片20远离第二铜层12的一侧表面、导电连接层310远离绝缘基板10的一侧表面、第一铜层11远离绝缘基板10的一侧表面以及填充第一盲孔31。至少一个第二盲孔32，第二盲孔32贯穿部分塑封体40，第二盲孔32的孔底为芯片20远离第二铜层12的一侧表面。至少一个第三盲孔33，第三盲孔33贯穿塑封体40，第三盲孔33的孔底为第一铜层11远离绝缘基板10的一侧表面。至少一个第一导电连接柱51，第一导电连接柱51设置于第二盲孔32中。至少一个第二导电连接柱52，第二导电连接柱52设置于第三盲孔33中。第三铜层13，第三铜层13设置于塑封体40远离绝缘基板10的一侧表面、第一导电连接柱51远离芯片20的一侧表面以及第二导电连接柱52远离第二铜层12的一侧表面。
84.进一步地，在第三铜层上形成芯片焊盘。
85.具体地，在第三铜层远离塑封体的一侧表面的第四预设位置贴附第一感光膜，以及在第二铜层远离芯片的一侧表面贴附第一感光膜。对贴附有第一感光膜的待封装板材进行蚀刻，以在第三铜层上形成芯片焊盘，蚀刻完成后去除第一感光膜。
86.其中，第一感光膜为抗蚀感光膜。
87.其中，第四预设位置包括需要形成芯片焊盘的位置。其中，芯片焊盘与芯片对应设置。
88.可以理解地，本实施方式通过将芯片焊盘设置在芯片的上方，通过正装芯片的方式，实现了倒装芯片的功能。同时，由于无需在芯片下方设置芯片焊盘，因而无需增厚芯片底部连接的第二铜层的厚度，从而进一步降低了整体封装器件的厚度，继而进一步降低了整体封装器件的体积。
89.请参阅图7，图7是形成有芯片焊盘的待封装板材一实施方式的结构示意图。本实施方式中，待封装板材600包括绝缘基板10，绝缘基板10的两侧表面分别设置有第一铜层11与第二铜层12。至少一个第一盲孔31，第一盲孔31贯穿第一铜层11与绝缘基板10，第一盲孔31的孔底为第二铜层12靠近绝缘基板10的一侧表面。导电连接层310，导电连接层310设置于第一盲孔31的孔壁上。至少一个芯片20，芯片20贴装于第一盲孔31的孔底。其中，芯片20通过导电连接层310与第一铜层11互连。塑封体40，塑封体40覆盖芯片20远离第二铜层12的一侧表面、导电连接层310远离绝缘基板10的一侧表面、第一铜层11远离绝缘基板10的一侧表面以及填充第一盲孔31。至少一个第二盲孔32，第二盲孔32贯穿部分塑封体40，第二盲孔32的孔底为芯片20远离第二铜层12的一侧表面。至少一个第三盲孔33，第三盲孔33贯穿塑封体40，第三盲孔33的孔底为第一铜层11远离绝缘基板10的一侧表面。至少一个第一导电连接柱51，第一导电连接柱51设置于第二盲孔32中。至少一个第二导电连接柱52，第二导电连接柱52设置于第三盲孔33中。芯片焊盘60，芯片焊盘60设置于塑封体40远离绝缘基板10的一侧表面、第一导电连接柱51远离芯片20的一侧表面以及第二导电连接柱52远离第二铜层12的一侧表面。
90.进一步地，对形成有芯片焊盘的待封装板材进行切割，以获取到包括至少一个芯片的封装体。
91.区别于现有技术，本实施方式通过对附着有第一铜层的绝缘基板进行钻孔以形成第一盲孔，并在第一盲孔中嵌入芯片，能够使芯片部分或全部嵌入在绝缘基板中，从而有效降低封装体的厚度。进一步地，通过在第一盲孔的孔壁上形成导电连接层，能够使芯片通过导电连接层与第一铜层实现互连，从而避免后续钻孔时钻穿绝缘基板，能够加快钻孔的效率。同时，通过在塑封体远离绝缘基板的一侧表面形成第三铜层，并在第三铜层上形成芯片焊盘，能够通过正装芯片的方式，实现倒装芯片的功能。且由于无需在芯片下方设置芯片焊盘，因而无需增厚芯片底部连接的第二铜层的厚度，能够进一步降低了封装体的厚度，以及进一步降低了封装体的体积，从而使封装体应用在对厚度要求较高的领域，继而满足小型化封装的需求。
92.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。