层叠电子部件的制作方法

1.本公开的一个方面涉及层叠电子部件。


背景技术：

2.在日本特开2016-160133号公报中记载有作为层叠电子部件中的一种的层叠陶瓷电容器。专利文献1中记载的层叠陶瓷电容器交替地层叠电介质层和内部电极层而构成。


技术实现要素：

3.发明要解决的技术问题
4.在上述那样的层叠电子部件中，为了提高可靠性，谋求提高高温负载寿命。此外，还谋求抑制裂纹的产生。
5.因此，本发明的一个方面的目的在于，提供一种能够提高高温负载寿命并且抑制裂纹的产生的层叠电子部件。
6.用于解决技术问题的技术手段
7.本公开的一个方面的层叠电子部件具备：多个电介质层、和与多个电介质层交替地层叠的多个电极层，多个电介质层的任意的多个部位的电介质层的厚度的分布的偏度为0.2以上。
8.在该层叠电子部件中，多个电介质层的任意的多个部位的电介质层的厚度的分布的偏度为0.2以上。由此，厚度的分布为偏向左侧(较薄的一侧)的分布，薄的一侧的厚度的偏差变小。其结果是，在电介质层能够减少薄的部分，提高高温负载寿命。此外，通过偏度为0.2以上，厚度的分布的右侧(厚的一侧)的裙部变长，能够使电介质层包含厚的部分。其结果是，能够增加电介质层与电极层之间的接触面积并确保接合强度，并且能够抑制裂纹的产生。因此，根据该层叠电子部件，能够提高高温负载寿命，并且能够抑制裂纹的产生。
9.也可以为，分布的偏度为0.6以下。在此情况下，能够抑制因偏度过大而导致由电介质层形成的静电电容的偏差增加的情况的发生。
10.也可以为，分布的峰度为3.2以上。在此情况下，能够使厚度的分布的裙部厚，并且能够使电介质层较多地包括厚的部分。其结果是，能够进一步抑制裂纹的产生。
11.也可以为，分布的峰度为5.0以下。在此情况下，能够抑制因峰度过大而导致由电介质层形成的静电电容的偏差增加的情况的发生。
12.也可以为，多个电介质层的厚度的平均值为0.4μm以下。如上所述，在电介质层薄的情况下，由于高的电场强度作用于电介质层，因此，高温负载寿命容易下降。此外，由于层叠电子部件中的电极层的比例相对地增加，因此，容易产生裂纹。对此，根据该层叠电子部件，即使在这样的情况下，也能够提高高温负载寿命，并且能够抑制裂纹的产生。
13.发明的效果
14.根据本发明的一个方面，能够提供一种能够提高高温负载寿命并且抑制裂纹的产生的层叠电子部件。
附图说明
15.图1是实施方式的层叠电子部件的截面图。
16.图2是用于说明偏度的曲线图。
17.图3是用于说明峰度的曲线图。
18.图4是示出实施方式的层叠电子部件的电介质层的厚度的分布的例子的曲线图。
具体实施方式
19.以下，参照附图，对本公开的实施方式详细地进行说明。在以下的说明中，对于同一或相当的要素使用同一附图标记，省略重复的说明。
20.[层叠电子部件的结构]
[0021]
在图1中，示出作为层叠陶瓷电容器的层叠电子部件1。层叠电子部件1具备素体2。素体2例如形成为大致长方体状。素体2具有：一对主面2a和第1侧面2b及第2侧面2c。一对主面2a在第1方向d1上彼此相对。第1侧面2b和第2侧面2c在与第1方向d1垂直的第2方向d2上彼此相对。一个主面2a构成安装面。层叠电子部件1例如在一个主面2a通过焊接而安装在安装对象(例如，电子部件或基板等)。层叠电子部件1例如是搭载于汽车而使用的车载用的层叠电子部件。在此情况下，对层叠电子部件1谋求高的高温负载寿命。
[0022]
素体2具有：多个电介质层3和多个电极层4。多个电极层4包括第1电极层10和多个第2电极层20。各电介质层3例如由包含电介质材料(batio3系、ba(ti,zr)o3系、(ba,ca)tio3系、cazro3系、或(ca,sr)(zr,ti)o3系等电介质陶瓷)的陶瓷生片(电介质片)的烧结体构成。在实际的素体2中，相邻的电介质层3被一体化为无法识别彼此之间的边界的程度。多个电介质层3的厚度的平均值例如为10μm以下，在该例中为0.4μm以下。素体2例如包含至少10层或20层以上的电介质层3。
[0023]
多个电介质层3和多个电极层4沿第1方向d1交替地层叠。在该例中，多个第1电极层10和多个第2电极层20，以在第1方向d1上隔着电介质层3彼此相对的方式交替地配置。第1电极层10以到达素体2的第1侧面2b的方式延伸，第2电极层20以到达素体2的第2侧面2c的方式延伸。
[0024]
电极层4例如由ni、cu、ag、pd或他们的合金等导电性材料形成。电极层4例如由包含该导电性材料的导电性膏体(导电层)的烧结体构成。电极层4作为配置在素体2内的内部电极发挥作用。第1电极层10和第2电极层20具有彼此不同的极性。在层叠电子部件1中，通过第1电极层10和第2电极层20彼此相对而形成静电电容。
[0025]
层叠电子部件1还具备：与安装对象电连接的一对外部电极5。一对外部电极5分别形成在素体2的第1侧面2b和第2侧面2c上。一个外部电极5在第1侧面2b与第1电极层10电连接，另一个外部电极5在第2侧面2c与第2电极层20电连接。
[0026]
[层叠电子部件的制造方法]
[0027]
在制造层叠电子部件1时，首先，准备多个电介质片(准备工序)。电介质片是在烧成后成为电介质层3的陶瓷构件。接着，将多个电介质片和多个导电层交替地层叠(层叠工序)。导电层是在烧成后成为电极层4的层，例如是导电性膏体。
[0028]
接着，通过层叠工序得到的层叠体沿第1方向d1加压(加压工序)。通过该加压工序，邻接的层彼此一体化，得到具有规定大小的芯片(chip)。此外，也可以是，在加压工序中
对具有在切断后分别成为芯片的多个部分的层叠体进行加压，随后通过将层叠体切断而得到具有规定大小的多个芯片。接着，通过对芯片进行烧成而得到素体2。随后，经过在素体2的外表面设置外部电极5的工序等，得到层叠电子部件1。
[0029]
[电介质层的厚度的分布的偏度及峰度]
[0030]
在层叠电子部件1中，多个电介质层3的任意的多个部位的电介质层3的厚度的分布的偏度为0.2以上且0.6以下，该分布的峰度为3.2以上且5.0以下。以下，对该点进行说明。
[0031]
图2是用于说明偏度的曲线图，并且图3是用于说明峰度的曲线图(参考文献：cain,meghan k.,zhiyong zhang,and ke-hai yuan,"univariate and multivariate skewness and kurtosis for measuring nonnormality:prevalence,influence and estimation."behavior research methods 49.5(2017),1716-1735)。随机变量x遵循的概率分布的偏度a由式(1)定义，峰度b由式(2)定义。
[0032][0033][0034]
在式(1)和式(2)中，e(x)是随机变量x的期待值，μ是随机变量x的平均值，σ是随机变量x的标准偏差。偏度是非对称性的指标，在概率分布为正态分布的情况下为0。峰度是表示尖锐程度的指标，在概率分布为正态分布的情况下为3。即，在本说明书中，峰度，不同于在概率分布为正态分布的情况下为0的超额峰度，定义为在概率分布为正态分布的情况下为3。
[0035]
在图2中，示出偏度分别为0.95、0、-0.3的3个概率分布。如图2所示，在偏度为正值的情况下，分布为偏向左侧(随机变量小的一侧)的分布，分布的右侧(随机变量大的一侧)的裙部变长。因此，与分布的右侧对应的、随机变量为大的现象容易发生。另一方面，在偏度为负值的情况下，分布为偏向右侧的分布，分布的左侧的裙部变长。因此，与分布的左侧对应的、随机变量为小的现象容易发生。
[0036]
在图3中，示出峰度分别为3、0、-1的3个概率分布。在任一概率分布，方差均为1。如图3所示，在峰度大于3的情况下，分布的裙部变厚。即，与分布的两端部对应的、随机变量为极端大的现象容易发生。
[0037]
如上所述，在层叠电子部件1中，多个电介质层3的任意的多个部位的电介质层3的厚度的分布的偏度为0.2以上且0.6以下，该分布的峰度为3.2以上且5.0以下。该分布例如如下所述地计算。对于层叠电子部件1，取得一张沿层叠方向(第1方向d1)的截面的图像。该图像例如使用激光显微镜取得。对于该图像中包括的多个电介质层3，在任意的多个部位(例如，3000个部位)测量电介质层3的厚度。测量电介质层3的厚度的位置，例如随机地选择，但是也可以在隔开规定间隔地排列的多个位置测量电介质层3的厚度。基于测量的厚度，能够计算将随机变量设为电介质层3的厚度的概率分布。
[0038]
图4是示出层叠电子部件1中的电介质层3的厚度的分布的例子的曲线图。该分布基于在3000个部位测量的电介质层3的厚度(μm)而计算。在该例子中，分布的偏度为0.42，峰度为3.29。电介质层3的厚度的平均值为0.38μm，标准偏差为0.05。这样，在层叠电子部件
1中，电介质层3的厚度的分布的偏度为0.2以上且0.6以下。此外，分布的峰度为3.2以上且5.0以下。
[0039]
对偏度和峰度的调节方法进行说明。概略而言，在上述的制造工序中的准备工序中，以多个电介质片的任意的多个部位的电介质片的厚度的分布的偏度为0.2以上且0.6以下、且该分布的峰度为3.2以上且5.0以下的方式，准备多个电介质片。由此，在通过层叠工序得到的层叠体中，电介质片的厚度的分布的偏度为0.2以上且0.6以下，且该分布的峰度为3.2以上且5.0以下。此外，在最终得到的层叠电子部件1中，电介质层3的厚度的分布的偏度为0.2以上且0.6以下，且该分布的峰度为3.2以上且5.0以下。
[0040]
更具体而言，在准备工序中，例如，通过测量电介质片的厚度，排除厚度小于规定阈值的电介质片，另一方面，不排除(使用)厚度为该阈值以上的电介质片，从而以电介质片的厚度的分布的偏度为0.2以上的方式准备多个电介质片。电介质片的厚度例如使用x射线等测量。作为阈值，例如能够测量100个电介质片的厚度，并使用对这些电介质片的厚度的平均值乘以规定的系数(例如，0.2)而得到的值。通过如上所述地不使用厚度小于阈值的电介质片，能够将偏度控制为0.2以上。
[0041]
此外，在准备工序中，例如，通过使用分散剂的含量小于规定值的电介质片，能够以电介质片的厚度的分布的峰度为3.2以上的方式准备电介质片。这样，通过减少分散剂的含量，能够制作厚度的偏差大的电介质片。
[0042]
或者，也可以是，在准备工序中，以电介质片的厚度的分布的峰度为3.2以上的方式，准备厚度的平均值为第1值的第1电介质片和厚度的平均值为不同于第1值的第2值的第2电介质片。在此情况下，在层叠工序中，第1电介质片和第2电介质片被用作电介质片而层叠。通过如上所述地使厚度不同的电介质片混合存在并层叠，也能够控制峰度。例如，以少于第1电介质片的数量准备比第1电介质片厚的(即，第2值大于第1值的)第2电介质片，使第2电介质片混合存在于大部分由第1电介质片构成的层叠体中，从而能够与所有电介质片由第1电介质片构成的情况相比，增大峰度。
[0043]
[作用及效果]
[0044]
在层叠电子部件1中，多个电介质层3的任意的多个部位的电介质层3的厚度的分布的偏度为0.2以上。由此，厚度的分布为偏向左侧(薄的一侧)的分布，薄的一侧的厚度的偏差变小。其结果是，在电介质层3能够减少薄的部分，并且能够提高高温负载寿命。即，当在电介质层3较多地包括比基准值薄的部分时，高温负载寿命有可能下降，但是在层叠电子部件1中，由于电介质层3中包括的薄的部分少，因此，能够提高高温负载寿命。如上所述，高温负载寿命在层叠电子部件1为车载用并用于高温环境下的情况下尤其重要。此外，通过偏度为0.2以上，厚度的分布的右侧(厚的一侧)的裙部变长，能够使电介质层3包括厚的部分。其结果是，能够增加电介质层3与电极层4之间的接触面积并确保接合强度，并且能够抑制裂纹的产生。因此，根据层叠电子部件1，能够提高高温负载寿命，并且能够抑制裂纹的产生。
[0045]
即，通常，认为层叠陶瓷电容器中的电介质层的厚度的分布接近为正态分布。在这样的层叠陶瓷电容器中，例如，当仅仅减小电介质层3的厚度的偏差时，虽然能够减少薄的部分而提高高温负载寿命，但是电介质层与电极层之间的接合强度容易下降而容易产生裂纹。与之相对地，在层叠电子部件1中，通过使电介质层3的厚度的分布的偏度为0.2以上，能
够在电介质层3减少薄的部分而提高高温负载寿命，并且使电介质层3包括厚的部分而确保电介质层3与电极层4之间的接合强度，抑制裂纹的产生。这样，根据层叠电子部件1，能够兼顾高温负载寿命的提高和裂纹的产生的抑制。
[0046]
电介质层3的厚度的分布的偏度为0.6以下。由此，能够抑制因偏度过大而导致由电介质层3形成的静电电容的偏差增加的情况的发生。
[0047]
电介质层3的厚度的分布的峰度为3.2以上。由此，能够使厚度的分布的裙部厚，并且能够使电介质层3较多地包括厚的部分。其结果是，能够进一步抑制裂纹的产生。即，通过电介质层3的厚度的分布的峰度为3.2以上且偏度为0.2以上，能够使电介质层3较多地包括厚的部分而抑制裂纹的产生，并且能够抑制薄的部分的增加而抑制高温负载寿命的下降。
[0048]
电介质层3的厚度的分布的峰度为5.0以下。由此，能够抑制因峰度过大而导致由电介质层3形成的静电电容的偏差增加的情况的发生。
[0049]
多个电介质层3的厚度的平均值为0.4μm以下。如上所述，在电介质层3薄的情况下，由于高电场强度作用于电介质层3，因此，高温负载寿命容易下降。此外，由于层叠电子部件1中的电极层4的比例相对地增加，因此，容易产生裂纹。对此，根据层叠电子部件1，即使在这样的情况下，也能够提高高温负载寿命，并且能够抑制裂纹的产生。
[0050]
本公开不限于上述实施方式。例如，各结构的材料和形状不限于上述的材料和形状，能够采用各种材料和形状。层叠电子部件1也可以是层叠压电致动器、层叠变阻器、层叠热敏电阻、或层叠复合部件等。