半导体元件及其制备方法与流程

技术特征：
1.一种半导体元件，包括：一基底，包括：一密集图案区；以及一松散图案区，与该密集图案区相邻设置；多个密集导电层，设置在该基底的该密集图案区上；以及多个松散导电层，设置在该基底的该松散图案区上；其中该多个密集导电层的相邻对之间距离小于该多个松散导电层的相邻对之间距离。2.如权利要求1所述的半导体元件，其中该多个密集导电层的元件密度大于该多个松散导电层的元件密度。3.一种半导体元件的制备方法，包括：提供包括一密集图案区和一松散图案区的一基底，并在该密集图案区和该松散图案区上依次形成一导电堆叠和一第一硬遮罩层；对该第一硬遮罩层进行图案化，在该密集图案区上方形成多个密集图案层；形成覆盖该第一硬遮罩层和该多个密集图案层的一第二硬遮罩层；对该第二硬遮罩层进行图案化，在该松散图案区上方形成多个松散封盖层；使用该多个松散封盖层作为遮罩，在该松散图案区上方对该第一硬遮罩层进行图案化，以在该松散图案区上方形成多个松散图案层，并移除该第二硬遮罩层和该多个松散封盖层；以及使用该多个密集图案层和该多个松散图案层作为遮罩对该导电堆叠进行图案化，在该密集图案区上方形成多个密集导电层，在该松散图案区上方形成多个松散导电层；其中该多个密集导电层的相邻对之间距离小于该多个松散导电层的相邻对之间距离。4.如权利要求3所述的半导体元件的制备方法，其中该密集图案区和该松散图案区彼此相邻。5.如权利要求4所述的半导体元件的制备方法，其中该多个密集导电层的元件密度大于该多个松散导电层的元件密度。6.如权利要求5所述的半导体元件的制备方法，其中该第一硬遮罩层包括氮化硅。7.如权利要求6所述的半导体元件的制备方法，其中对该第一硬遮罩层进行图案化，在该密集图案区上方形成该多个密集图案层，包括：在该第一硬遮罩层上形成一第一遮罩层，其中该第一遮罩层完全覆盖该松散图案区，部分覆盖该密集图案区；以及使用该第一遮罩层作为遮罩进行一密集区蚀刻制程，在该密集图案区上方形成多个密集图案层。8.如权利要求7所述的半导体元件的制备方法，其中对该第二硬遮罩层进行图案化，在该松散图案区上方形成该多个松散封盖层，包括：在该第二硬遮罩层上形成一第二遮罩层，其中该第二遮罩层完全覆盖该密集图案区，部分覆盖该松散图案区；以及使用该第二遮罩层作为遮罩进行一第一松散区蚀刻制程，在该松散图案区域上方形成多个松散封盖层。9.如权利要求8所述的半导体元件的制备方法，其中该密集区蚀刻制程的蚀刻气体包
括三氯化硼和氯。10.如权利要求9所述的半导体元件的制备方法，其中该第一松散区蚀刻制程的蚀刻气体包括三氯化硼和氯。11.如权利要求10所述的半导体元件的制备方法，其中该密集区蚀刻制程的三氯化硼与氯的比率大于该第一松散区蚀刻制程的三氯化硼与氯的比率。12.如权利要求11所述的半导体元件的制备方法，其中该密集区蚀刻制程的功率比小于该第一松散区蚀刻制程的功率比。13.如权利要求12所述的半导体元件的制备方法，其中该第二硬遮罩层包括与该第一硬遮罩层不同的材料。14.如权利要求13所述的半导体元件的制备方法，其中该第二硬遮罩层包括碳膜、介电质材料或抗反射涂层。15.如权利要求14所述的半导体元件的制备方法，其中该导电堆叠包括一底部导电层、一中间导电层和一顶部导电层。16.如权利要求15所述的半导体元件的制备方法，其中该底部导电层包括钛。17.如权利要求16所述的半导体元件的制备方法，其中该中间导电层包括铝铜合金。18.如权利要求17所述的半导体元件的制备方法，其中该顶部导电层包括钛/氮化钛双层。19.如权利要求18所述的半导体元件的制备方法，其中在该密集区蚀刻制程中，化学蚀刻量大于物理蚀刻量。20.如权利要求18所述的半导体元件的制备方法，其中在该第一松散区蚀刻制程中，化学蚀刻量小于物理蚀刻量。

技术总结
本公开提供一种半导体元件和该半导体元件的制备方法。该半导体元件包括一基底，包括一密集图案区和与该密集图案区相邻设置的一松散图案区；多个密集导电层，设置在该基底的该密集图案区上；以及多个松散导电层，设置在该基底的该松散图案区上。该多个密集导电层的相邻对之间距离小于该多个松散导电层的相邻对之间距离。对之间距离。对之间距离。


技术研发人员：黄则尧
受保护的技术使用者：南亚科技股份有限公司
技术研发日：2022.04.11
技术公布日：2023/3/10