半导体装置的制作方法

技术特征：
1.一种半导体装置，其特征在于，具备：半导体基板，其具有晶体管部和二极管部；以及发射极和栅极，其设置在所述半导体基板的正面的上方，所述晶体管部具有：多个沟槽部，其与所述栅极电连接；第一导电型的漂移区，其设置在所述半导体基板；第二导电型的基区，其设置在所述漂移区的上方；以及第二导电型的沟槽底部阻挡区，其设置在所述漂移区与所述基区之间，且掺杂浓度比所述基区的掺杂浓度高，所述沟槽底部阻挡区与所述发射极电连接。2.根据权利要求1所述的半导体基板，其特征在于，在俯视所述半导体基板时，所述沟槽底部阻挡区设置于与所述二极管部邻接的区域。3.根据权利要求2所述的半导体装置，其特征在于，所述沟槽底部阻挡区在所述多个沟槽部的排列方向上的宽度为2μm以上且100μm以下。4.根据权利要求3所述的半导体装置，其特征在于，所述沟槽底部阻挡区的宽度为10μm以上且50μm以下。5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述沟槽底部阻挡区的掺杂浓度为1e11cm-3
以上且1e13cm-3
以下。6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，在所述半导体基板的深度方向上，所述沟槽底部阻挡区的下端位于比所述多个沟槽部的底部靠下方的位置。7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，所述晶体管部在所述沟槽底部阻挡区的上方具有掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的蓄积区。8.根据权利要求7所述的半导体装置，其特征在于，所述漂移区和所述蓄积区还设置在所述二极管部。9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，所述晶体管部还具有：第二导电型的阱区，其设置在所述半导体基板的正面，且在有源区的外周延伸；以及层间绝缘膜，其设置在所述半导体基板的上方，所述沟槽底部阻挡区与所述阱区连接，所述阱区与所述发射极电连接。10.根据权利要求9所述的半导体装置，其特征在于，位于所述沟槽底部阻挡区的上方的多个台面部的一部分经由设置于所述层间绝缘膜的接触孔与所述发射极电连接。11.根据权利要求9或10所述的半导体装置，其特征在于，所述晶体管部还具有设置在所述漂移区与所述基区之间且电浮置的第二导电型的浮置阻挡区。12.根据权利要求11所述的半导体装置，其特征在于，
在所述多个沟槽部的排列方向上，所述沟槽底部阻挡区与所述浮置阻挡区之间的距离为所述多个沟槽部的间距以上且10μm以下。13.根据权利要求12所述的半导体装置，其特征在于，在所述多个沟槽部的延伸方向上，所述阱区与所述浮置阻挡区之间的距离为所述间距以上且10μm以下。

技术总结
本发明提供一种半导体装置(100)，具备：半导体基板(10)，其具有晶体管部(70)和二极管部(80)；以及发射极(52)和栅极(50)，其设置在半导体基板的正面(21)的上方，晶体管部具有：多个沟槽部(40)，其与栅极电连接；第一导电型的漂移区(18)，其设置在半导体基板；第二导电型的基区(14)，其设置在漂移区的上方；以及第二导电型的沟槽底部阻挡区(75)，其设置在漂移区与基区之间，且掺杂浓度比基区的掺杂浓度高，沟槽底部阻挡区与发射极电连接。沟槽底部阻挡区与发射极电连接。沟槽底部阻挡区与发射极电连接。


技术研发人员：松井俊之 上村和贵
受保护的技术使用者：富士电机株式会社
技术研发日：2021.10.21
技术公布日：2023/2/3