静电保护器件及静电保护电路的制作方法

技术特征：
1.一种接电源端的静电保护器件，其特征在于，包括：第一导电类型的衬底以及位于所述第一导电类型的衬底内的第二导电类型的深阱区；位于所述第二导电类型的深阱区表面的第一导电类型的掺杂区域及第二导电类型的重掺杂区；所述第一导电类型的掺杂区域包括第一导电类型的重掺杂区及以下至少一项：第一导电类型的轻掺杂区、第一导电类型的阱区；所述第一导电类型的重掺杂区位于所述第一导电类型的轻掺杂区内或者位于所述第一导电类型的阱区表面；所述第二导电类型的重掺杂区与所述第一导电类型的重掺杂区间隔设置。2.根据权利要求1所述的器件，其特征在于，所述第一导电类型的轻掺杂区掺杂浓度的范围为10
19-10
20
atom/cm3，所述第一导电类型的阱区掺杂浓度的范围为10
17-10
18
atom/cm3，所述第一导电类型的轻掺杂区对应结深的范围为10-20nm，所述第一导电类型的阱区对应结深的范围为1.5-2um。3.根据权利要求1所述的器件，其特征在于，所述第一导电类型的掺杂区域包括第一导电类型的重掺杂区及第一导电类型的轻掺杂区，所述第一导电类型的轻掺杂区包围所述第一导电类型的重掺杂区；所述器件还包括位于所述第二导电类型的深阱区和所述第一导电类型的衬底表面的所述第二导电类型的第一阱区及第二阱区；所述第一阱区与所述第一导电类型的轻掺杂区相邻且处于远离所述第二导电类型的重掺杂区的一端，所述第二阱区与所述第二导电类型的重掺杂区相邻且处于远离所述第一导电类型的重掺杂区的一端。4.根据权利要求1所述的器件，其特征在于，所述第一导电类型的掺杂区域包括第一导电类型的重掺杂区及第一导电类型的阱区，所述第一导电类型的阱区位于第一导电类型的重掺杂区底部；所述器件还包括位于所述第二导电类型的深阱区及所述第一导电类型的衬底表面的第二导电类型的第一阱区及第二阱区；所述第一阱区与所述第二阱区分别位于所述第一导电类型的阱区两侧，所述第二导电类型的重掺杂区位于所述第二阱区表面。5.根据权利要求1所述的器件，其特征在于，所述第一导电类型的掺杂区域包括第一导电类型的重掺杂区、第一导电类型的轻掺杂区及第一导电类型的阱区；所述第一导电类型的阱区位于所述第二导电类型的深阱区表面，所述第一导电类型的轻掺杂区位于所述第一导电类型的阱区表面，所述第一导电类型的轻掺杂区包围所述第一导电类型的重掺杂区；所述器件还包括位于所述第二导电类型的深阱区及所述第一导电类型的衬底表面的所述第二导电类型的第一阱区及第二阱区；所述第一阱区与所述第二阱区分别位于所述第一导电类型的阱区两侧，所述第二导电类型的重掺杂区位于所述第二阱区表面。6.根据权利要求1-5任一项所述的器件，其特征在于，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第二导电类型的重掺杂区与所述第一导电类型的重掺杂区之间，还
位于所述第一导电类型的重掺杂区远离所述第二导电类型的重掺杂区的一端，以及位于所述第二导电类型的重掺杂区远离所述第一导电类型的重掺杂区的一端，所述浅沟槽隔离结构深度小于0.3um。7.根据权利要求1-5任一项所述的器件，其特征在于，所述第一导电类型的重掺杂区与输入输出接口端连接，所述第二导电类型的重掺杂区与电源端连接。8.根据权利要求1-5任一项所述的器件，其特征在于，所述第一导电类型包括p型，所述第二导电类型包括n型。9.一种接地端的静电保护器件，其特征在于，包括：第一导电类型的衬底以及位于所述第一导电类型的衬底内的第二导电类型的掺杂区域及第一导电类型的重掺杂区；所述第二导电类型的掺杂区域包括第二导电类型的重掺杂区及以下至少一项：第二导电类型的轻掺杂区、第二导电类型的阱区；所述第二导电类型的重掺杂区位于所述第二导电类型的轻掺杂区内或者位于所述第二导电类型的阱区表面；所述第二导电类型的重掺杂区与所述第一导电类型的重掺杂区间隔设置。10.根据权利要求9所述的器件，其特征在于，所述第二导电类型的轻掺杂区掺杂浓度的范围为10
19-10
20
atom/cm3，所述第二导电类型的阱区掺杂浓度的范围为10
17-10
18
atom/cm3，所述第二导电类型的轻掺杂区对应结深的范围为10-20nm，所述第二导电类型的阱区对应结深的范围为1.5-2um。11.根据权利要求9所述的器件，其特征在于，所述第二导电类型的掺杂区域包括所述第二导电类型的重掺杂区及所述第二导电类型的轻掺杂区；所述第二导电类型的轻掺杂区位于所述第一导电类型的衬底表面，所述第二导电类型的轻掺杂区包围所述第二导电类型的重掺杂区。12.根据权利要求9所述的器件，其特征在于，所述第二导电类型的掺杂区域包括所述第二导电类型的重掺杂区及所述第二导电类型的阱区；所述第二导电类型的阱区位于所述第一导电类型的衬底表面，所述第二导电类型的重掺杂区位于所述第二导电类型的阱区表面。13.根据权利要求9所述的器件，其特征在于，所述第二导电类型的掺杂区域包括第二导电类型的重掺杂区、第二导电类型的轻掺杂区及第二导电类型的阱区；所述第二导电类型的阱区位于所述第一导电类型的衬底表面，所述第二导电类型的轻掺杂区位于所述第二导电类型的阱区表面，所述第二导电类型的轻掺杂区包围所述第二导电类型的重掺杂区。14.根据权利要求9-13任一项所述的器件，其特征在于，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第二导电类型的重掺杂区与所述第一导电类型的重掺杂区之间，还位于所述第一导电类型的重掺杂区远离所述第二导电类型的重掺杂区的一端，以及位于所述第二导电类型的重掺杂区远离所述第一导电类型的重掺杂区的一端，所述浅沟槽隔离结构深度小于0.3um。15.根据权利要求9-13任一项所述的器件，其特征在于，所述第二导电类型的重掺杂区与输入输出接口端连接，所述第一导电类型的重掺杂区与接地端连接。
16.根据权利要求9-13任一项所述的器件，其特征在于，所述第一导电类型包括p型，所述第二导电类型包括n型。17.一种静电保护电路，其特征在于，包括电源端、接地端、位于所述电源端和所述接地端之间的输入输出接口端、权利要求1-8所述的接电源端的静电保护器件及权利要求9-16所述的接地端的静电保护器件；所述电源端与所述接电源端的静电保护器件的第二导电类型的重掺杂区电连接，所述输入输出接口端与所述接电源端的静电保护器件的第一导电类型的重掺杂区电连接；所述接地端与所述接地端的静电保护器件的第一导电类型的重掺杂区电连接，所述输入输出接口端与所述接地端的静电保护器件的第二导电类型的重掺杂区电连接。

技术总结
本发明提供了一种静电保护器件及静电保护电路，该静电保护器件包括：第一导电类型的衬底以及位于第一导电类型的衬底内的第二导电类型的深阱区；位于第二导电类型的深阱区表面的第一导电类型的掺杂区域及第二导电类型的重掺杂区；第一导电类型的掺杂区域包括第一导电类型的重掺杂区及以下至少一项：第一导电类型的轻掺杂区、第一导电类型的阱区；第一导电类型的重掺杂区位于第一导电类型的轻掺杂区内或者位于第一导电类型的阱区表面；第二导电类型的重掺杂区与第一导电类型的重掺杂区间隔设置。本发明可以降低静电保护器件的电容，提高集成电路响应速度，且维持了原来的静电保护能力。电保护能力。电保护能力。


技术研发人员：许杞安
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.08.06
技术公布日：2023/2/17