一种高速电平转换器的制作方法

1.本发明涉及集成电路领域，更具体地，涉及一种高速电平转换器。


背景技术：

2.目前，电平转换器被广泛地应用于各类集成电路中，用于为各类不同的电路模块提供合适的工作电压。现有技术中常用的电平转换器如图1所示，其主要的工作原理是，通过向对称的闩锁结构中两个镜像的nmos管的栅极端输入相互反向的低电源电压信号，从而翻转闩锁结构中两个pmos管的工作状态，从而使得闩锁结构中两个工作电平为高电源电压的pmos管转换开启或关断状态。随后，经过一个反相器后电路可以输出与低电源电压信号相应的高电源电压信号。
3.然而，现有技术中这种常用的电平转换器仍然存在诸多问题。首先，当电压信号的翻转速度较快时，该电平转换器在通过nmos管的状态切换控制pmos管的开启或关闭时，会产生一定的延迟，这导致该电平转换器的转换速度受限，因而无法对输入电平的翻转频率较大的信号进行准确的电平转换。为了保证对高频信号的精确的电平转换，选用的电平转换器中的pmos管和nmos管的尺寸都需要足够大，这就导致了芯片的制造面积难以缩小，电平转换的功率损耗也相对来说较大。
4.其次，现有技术中的这种电平转换器，在进行电平转换的过程中，nmos管mn1和pmos管mp2形成的支路，或者nmos管mn2和pmos管mp1之间形成的支路总有一个会处于导通状态，并形成贯通电流，从而在工作过程中造成较大的功率损耗，并消耗了大量的来自电源的电能，不止会大量生热，影响其他温度敏感电路的性能，还会对芯片的安全性造成一定的威胁。
5.最后，当这类电平转换器中两个nmos管的输入端未监测到输入电压时，两个nmos管将均处于截止状态，随着高电源电压v_hi的接通，闩锁结构的两个pmos管输入端电位不定，会造成该电路的输出端振荡。这导致与其输出端相连接的后续电路无法维持安全正常的工作状态。
6.针对上述问题，亟需一种新的高速电平转换器。


技术实现要素：

7.为解决现有技术中存在的不足，本发明的目的在于，提供一种高速电平转换器，通过在现有技术中常用的电平转换器中增加串联单元和pmos管尺寸较小的第一、第二锁存单元，从而实现了电平的高速转换。
8.本发明采用如下的技术方案。一种高速电平转换器，其中，转换器包括闩锁单元、串联单元、第一锁存单元、第二锁存单元和输出单元；闩锁单元，与串联单元、第一锁存单元和第二锁存单元分别连接，用于实现由低到高的电平转换；串联单元，与闩锁单元、第一锁存单元和第二锁存单元分别连接，用于分别基于第一锁存单元和第二锁存单元的输出，控制闩锁单元中的第一支路和第二支路的开启或关断状态；第一锁存单元，与闩锁单元和串
联单元连接，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于第一锁存输出控制串联单元中第一支路的开启或关断；第二锁存单元，与闩锁单元、串联单元和输出单元连接，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于第二锁存输出控制串联单元中第二支路的开启或关断；输出单元，与第二锁存单元连接，用于基于第二锁存单元的输出实现电平转换输出。
9.优选地，第一锁存单元、第二锁存单元中pmos管的尺寸小于闩锁单元中pmos管的尺寸。
10.优选地，闩锁单元包括nmos管mn1和mn2，pmos管mp1和mp2；其中，mn1和mp1组成第一支路，其漏极互相连接，源极分别接地电位和串联单元中的pmos管mp3的漏极，mp1的栅极与mp2的漏极连接，mn1的栅极接入输入电平in；mn2和mp2组成第二支路，其漏极互相连接，源极分别接地电位和串联单元中的pmos管mp4的漏极，mp2的栅极与mp1的漏极连接，mn2的栅极接入输入电平的反相电平inn。
11.优选地，串联单元包括pmos管mp3和mp4；其中，pmos管mp3源极接入电源电压v_hi，漏极与闩锁单元中的pmos管mp1的源极连接成为第一支路的一部分，其栅极与第一锁存单元的第一锁存输出连接；pmos管mp4源极接入电源电压v_hi，漏极与闩锁单元中的pmos管mp2的源极连接成为第二支路的一部分，其栅极与第二锁存单元的第二锁存输出连接。
12.优选地，第一锁存单元和第二锁存单元的结构相同，均包括锁存器、nmos管和反相器组成；其中，锁存器与反相器依次串联，锁存器的输入端接入第一或第二支路中nmos管的漏极电压，反相器的输出端接入第一或第二支路中串联单元pmos管的栅极；nmos管的栅极和漏极分别与锁存器连接。
13.优选地，第一锁存单元中的锁存器包括pmos管mp6和mp9，第二锁存单元中的锁存器包括pmos管mp5和mp7；锁存器中的两个pmos管，其中一管的栅极均与其中另一管的漏极连接，组成闩锁结构。
14.优选地，第一锁存单元中的nmos管为mn5，第二锁存单元中的nmos管为mn3；第一锁存单元中的nmos管源极接地，栅极和漏极分别与第一锁存单元中的锁存器连接；第二锁存单元中的nmos管源极接地，栅极和漏极分别与第二锁存单元中的锁存器连接。
15.优选地，第一锁存单元中的反相器包括pmos管mp10和nmos管mn6；第二锁存单元中的反相器包括pmos管mp8和nmos管mn4；其中，nmos管和pmos管的漏极相互连接，栅极相互连接，源极分别接入地电位和电源电压v_hi。
16.优选地，输出单元中包括由pmos管mp11和nmos管mn7组成的反相器，反相器的输入端与第二锁存单元的输出端连接，反相器的输出端作为电平转换输出。
17.优选地，当输入电平in的输入为高电平时，在第一锁存单元的作用下，闩锁单元中的第一支路导通，电平转换输出为低电平；当输入电平in的输入为低电平时，在第二锁存单元的作用下，闩锁单元中的第二支路导通，电平转换输出为高电平。
18.本发明的有益效果在于，与现有技术相比，本发明中一种高速电平转换器，能够通过在常用电平转换器中增加串联单元和pmos管尺寸较小的第一、第二锁存单元，从而实现电平的高速转换。本发明中的电路结构简单，成本低，电平转换速度快，效果好。
19.本发明的有益效果还包括：
20.1、由于较小尺寸的mos管对于输出功率和电流的控制能力较差，因此现有技术中
的电平转换单元中pmos管和nmos管的尺寸都需要较大，才能确保电平转换器对于高频电压信号的转换。而本发明中，由于增加了第一、第二锁存单元，在该锁存单元中提供了尺寸非常小的用于实现锁存功能的pmos管，增强了nmos管漏极电压对于mp2和mp1两管导通或截止状态的控制能力，从而使得本发明中改进后的电平转换器降低了对于闩锁单元中mos管尺寸的要求。即便采用较小尺寸的mos管，仍然能够将高低电平的翻转速率保证在较高的程度。
21.2、本发明中新增了串联单元，串联单元中的两个pmos管分别串接在原有的闩锁单元的pmos管上方，这使得在同一支路上的两个串联pmos管，如mp1和mp3，或者mp2和mp4，无法同时导通。这使得第一支路和第二支路均不存在直接导通的状态，当第一支路和第二支路实现导通时，都需要经过第一或第二锁存单元直接导通，从而防止了贯通电流，降低了功率损耗，节约了电源。
22.3、本发明中当输入端，即mn1和mn2两个nmos管的栅极未接收到来自上级电路提供的输入电压信号时，由于电源电压v_hi的作用，以及第一、第二锁存单元通过在反相器两端跨接一个小尺寸的pmos管，确保了a、b两点始终处于高电位。因此，本发明中可以将串联单元设置成为断路的状态，防止了现有技术中电平转换器输出过程中可能出现的振荡，将输出端始终保持在低电平的状态。
附图说明
23.图1为本发明现有技术中一种高速电平转换器的电路结构示意图；
24.图2为本发明一种高速电平转换器的电路结构示意图。
具体实施方式
25.下面结合附图对本技术作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本技术的保护范围。
26.图1为本发明现有技术中一种高速电平转换器的电路结构示意图。如图1所示，一种电平转换器，包括nmos管mn2、mn2和mn7，以及pmos管mp1、mp2和mp11，其中nmos管mn1和mn2的源极接地，栅极分别接入输入电平信号，及输入电平信号的反相电平信号。漏极分别接入pmos管mp1和mp2的漏极。另外，pmos管mp1和mp2的源极均接入电源电压或者待转换的一个较高的电压v_hi，两个管中一管的栅极与另一管的漏极分别连接。其中，nmos管mn7和pmos管mp11组成了一个常见的反相器，该反相器的输入端与mp1和mn1的漏极连接，输出端输出经过电平转换后的电平信号。
27.如图1所示，由于两个nmos管栅极的输入信号是通过电源电压为v_low的反相器后输入至该电平转换电路的，因此输入信号的电平可以被认为是在0和v_low之间进行高低电平的跳变的。而由于闩锁结构和反相器结构的器件电压均为v_hi，因此，该电平转换电路的输出信号的电平应当在0和v_hi之间跳变，即电平转换器将0至v_low区间内的输入电平逻辑转换为了0至v_hi之间的输出电平逻辑。
28.由于现有技术中这一电平转换器仍然存在着各种问题，本发明中提及了一种新的高速电平转换器。
29.图2为本发明一种高速电平转换器的电路结构示意图。如图2所示，一种高速电平
转换器，包括闩锁单元、串联单元、第一锁存单元、第二锁存单元和输出单元；其中，闩锁单元，与串联单元、第一锁存单元和第二锁存单元分别连接，用于实现由低到高的电平转换；串联单元，与闩锁单元、第一锁存单元和第二锁存单元分别连接，用于分别基于第一锁存单元和第二锁存单元的输出，控制闩锁单元中的第一支路和第二支路的开启或关断状态；第一锁存单元，与闩锁单元和串联单元连接，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于第一锁存输出控制串联单元中第一支路的开启或关断；第二锁存单元，与闩锁单元、串联单元和输出单元连接，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于第二锁存输出控制串联单元中第二支路的开启或关断；输出单元，与第二锁存单元连接，用于基于第二锁存单元的输出实现电平转换输出。
30.可以理解的是，在本发明中，为了提高闩锁单元中nmos管对pmos管工作状态的控制能力，绕过了原始电路中的两个pmos管，增加设置了锁存结构，并且允许该锁存结构的输入端与nmos管的漏极连接，输出端与闩锁单元中的高电平位置连接，从而使得nmos管的漏极电压不通过闩锁pmos管mp1和mp2，而是直接通过锁存结构控制了高电平位置上的导通或截止状态。
31.为了对第一和第二支路分别实现控制，则设置了第一和第二锁存单元。为了使得锁存单元的输出控制第一和第二支路的导通和截止，又设置了串联单元，将两个pmos管分别串接在第一和第二支路上。另外，输出单元则基于第二锁存单元的输出实现。
32.具体来说，无论电路中是否接入了输入电压in和inn，都会有锁存单元中的锁存结构被导通。当锁存结构被导通后，小尺寸的pmos管将其漏极电压拉高，也就是说，第一和第二锁存单元的输入端电压，即图中的a、b两点的电压被拉高。此时，第一、第二锁存单元的输出端分别接入至第一和第二支路中pmos管的栅极，因此高电压防止了第一和第二支路的导通，使得第一和第二支路均处于截止状态，同时也将a、b两点的电压长期保持在了高电压的状态。
33.由此可见，在本发明中，即使不存在输入端的电源电压v_low时，仍然能够保证电路的输出不会发生异常，而是维持在低电平的状态上，不会对后续电路造成影响。并且，由于第一和第二支路均保持在截止状态，也不会消耗功率。
34.优选地，第一锁存单元、第二锁存单元中pmos管的尺寸小于闩锁单元中pmos管的尺寸。
35.可以理解的是，在第一锁存单元和第二锁存单元中，可以分别设置较小尺寸的pmos管用作锁存结构。由于该锁存单元中的pmos管具有较小的尺寸，从而使得其更容易被导通。也就是说，当输入的电压in或者inn中有一个处于较高电压的状态时，会使得其中一个nmos管导通，从而拉低该nmos管漏极的电压，此时，该nmos管对于电压拉低的效果可能并不够好，如果希望导通其上方的闩锁结构中的pmos管，则需要一定的时间。然而，当接入了小尺寸的pmos管后，该nmos管就能够即时的导通与其对应的第一或第二锁存结构，从而使得该锁存单元输出相应于该nmos管的低电压。因此也控制了第一或第二支路的导通，并输出了相应的稳定电压作为电平转换器的电平转换输出。
36.由此可知，采用本发明中的这一电路，其中的第一、第二锁存结构能够更加灵敏地获取到电平转换状态，从而做出更加即时的输出。因此提高了电平转换速率。
37.优选地，闩锁单元包括nmos管mn1和mn2，pmos管mp1和mp2；其中，mn1和mp1组成第
一支路，其漏极互相连接，源极分别接地电位和串联单元中的pmos管mp3的漏极，mp1的栅极与mp2的漏极连接，mn1的栅极接入输入电平in；mn2和mp2组成第二支路，其漏极互相连接，源极分别接地电位和串联单元中的pmos管mp4的漏极，mp2的栅极与mp1的漏极连接，mn2的栅极接入输入电平的反相电平inn。
38.与现有技术中的电平转换器类似，本发明中的闩锁单元也包括两个闩锁方式连接的pmos管，和其下方的nmos管，nmos管接收反向的输入电平in和inn。与现有技术中的区别是，两个pmos管分别连接了串联单元中的pmos管，而非直接接入电源电压，从而防止了贯通电流的产生。
39.优选地，串联单元包括pmos管mp3和mp4；其中，pmos管mp3源极接入电源电压v_hi，漏极与闩锁单元中的pmos管mp1的源极连接成为第一支路的一部分，其栅极与第一锁存单元的第一锁存输出连接；pmos管mp4源极接入电源电压v_hi，漏极与闩锁单元中的pmos管mp2的源极连接成为第二支路的一部分，其栅极与第二锁存单元的第二锁存输出连接。
40.具体来说，串联单元增加了闩锁单元中pmos管的数量，并且第一支路和第二支路中，分别具有两个串联的pmos管，由于这两个管分别是基于一个锁存单元的输出端电压、另一个锁存单元的输入端电压进行控制的，因此在输入电平不进行切换时，不会处于导通状态，因此也就不存在长时间的贯通电流。
41.优选地，第一锁存单元和第二锁存单元的结构相同，均包括锁存器、nmos管和反相器组成；其中，锁存器与反相器依次串联，锁存器的输入端接入第一或第二支路中nmos管的漏极电压，反相器的输出端接入第一或第二支路中串联单元pmos管的栅极；nmos管的栅极和漏极分别与锁存器连接。
42.可以理解的是，当电路中不存在输入电压时，a、b两点均处于高电位，第一和第二支路均截止。当输入了输入电压后，例如当in为高电平，而inn为低电平时，mn1导通，mn2仍然处于截止状态。此时a点的电位被拉低，而b点仍然保持在高电位上。受到a点电位降低的影响，第一锁存单元开始工作，提升mp6栅极的电压为高，使得小尺寸的pmos管mp6截止，此时小尺寸的pmos管mp6之前所维持的导通状态被打破，经过mn6和mp10组成的反相器后，第一锁存单元输出至c点的电位也为低。当c点电位为低时，pmos管mp3被导通，第一支路处于开启状态。
43.与此同时，由于b点仍然保持在高电位的状态，小尺寸pmos管mp5仍然处于导通状态，锁存结构的输出为低，经过反相器后d点的输出为高，mp4无法导通，第二支路处于断开状态。
44.当输入信号in和inn发生翻转时，in为由高变低，而inn由低变高。此时，a点电位升高，b点电位降低，从而使得第一支路断开，第二支路导通，两条支路之间的状态互换。
45.优选地，第一锁存单元中的锁存器包括pmos管mp6和mp9，第二锁存单元中的锁存器包括pmos管mp5和mp7；锁存器中的两个pmos管，其中一管的栅极均与其中另一管的漏极连接，组成闩锁结构。
46.可以理解的是，第一锁存单元和第二锁存单元的闩锁结构替代了原始的闩锁单元中的闩锁结构，使得当输入电平发生变化时，该闩锁结构中的pmos管的状态更容易的发生变化，从而控制输出电平的变化。
47.可以理解的是，pmos管中mp9和mp7的尺寸与现有技术中常用反相器中所使用的
mos管尺寸相符合。另外，形成闩锁的pmos管mp5和mp6的尺寸则可以设计的更加小，从而确保mn1和mn2更容易被其驱动即可。
48.优选地，第一锁存单元中的nmos管为mn5，第二锁存单元中的nmos管为mn3；第一锁存单元中的nmos管源极接地，栅极和漏极分别与第一锁存单元中的锁存器连接；第二锁存单元中的nmos管源极接地，栅极和漏极分别与第二锁存单元中的锁存器连接。
49.具体来说，nmos管能够确保当锁存结构的输入为高时导通以降低锁存结构的输出，当锁存结构的输入为低时截止以拉高锁存结构的输出。
50.优选地，第一锁存单元中的反相器包括pmos管mp10和nmos管mn6；第二锁存单元中的反相器包括pmos管mp8和nmos管mn4；其中，nmos管和pmos管的漏极相互连接，栅极相互连接，源极分别接入地电位和电源电压v_hi。
51.本发明中反相器的作用与现有技术中反相器的作用相同，这里不再赘述。
52.优选地，输出单元中包括由pmos管mp11和nmos管mn7组成的反相器，反相器的输入端与第二锁存单元的输出连接，反相器的输出端作为电平转换输出。
53.为了保证输出逻辑，本发明中在输出单元中设置了一个反相器，经过反相器后的信号作为电平转换器的输出。该输出随着d点的电位高低而进行相反的变换。
54.优选地，当输入电平in的输入为高电平时，在第一锁存单元的作用下，闩锁单元中的第一支路导通，电平转换输出为低电平；当输入电平in的输入为低电平时，在第二锁存单元的作用下，闩锁单元中的第二支路导通，电平转换输出为高电平。
55.具体来说，当输入电平in为高时，mn1导通，而mn2截止，此时第一锁存单元改变状态，并输出低电压，而第二锁存单元仍然保持高电压的输出，则此时，电平转换输出为经过一个锁存结构和两个反相器后变为低。另一方面，当输入电平in的输入为低，而inn的输入为高时，电平转换输出变为高。
56.本发明的有益效果在于，与现有技术相比，本发明中一种高速电平转换器，能够通过在常用电平转换器中增加串联单元和pmos管尺寸较小的第一、第二锁存单元，从而实现电平的高速转换。本发明中的电路结构简单，成本低，电平转换速度快，效果好。
57.本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。