基于SPI的通信系统的制作方法

技术特征：
1.一种基于spi的通信系统，其特征在于，包括第一fpga模块、第一arm模块、安装在fpga上的处理模块、存储有计算机程序的存储器和处理器，所述第一fpga模块包括fpga寄存器；所述第一fpga模块与第一arm模块之间通过tsi接口以及spi接口相连接，所述tsi接口用于在所述第一fpga模块与第一arm模块之间传输数据，所述spi接口用于在所述第一fpga模块与第一arm模块之间传输控制命令，所述控制命令基于预设的spi数据结构生成；所述预设的spi数据结构包括读写标识数据段、读写目标数据段、读写类型数据段、目标地址数据段、目标信息数据段，所述读写标识数据段用于存储读或写的标识，其中，所述读写目标数据段用于存储读写目标标识，读写目标包括fpga寄存器或安装在fpga上的处理模块；所述读写类型包括处理模块通用存储读写标识、处理模块属性存储读写标识、处理模块io读写标识、空标识；所述目标地址数据段用于存储目标地址信，所述目标信息数据段用于存储目标信息；当所述处理器执行所述计算机程序时，实现以下步骤：步骤d1、所述第一arm模块基于所述预设的spi数据结构生成目标控制命令；步骤d2、所述第一arm模块将所述目标控制命令通过所述spi接口传输给fpga寄存器；步骤d3、所述第一fpga模块从所述fpga寄存器解析所述目标控制命令，获取读写标识、读写目标、读写类型、目标地址信息和目标信息，若读写标识为读，则执行步骤d4，若读写标识为写，则执行步骤d5；步骤d4、所述第一fpga模块按照读写类型从所述读写目标对应的目标地址信息中获取对应的目标读取数据，并将目标读取数据通过tsi接口返回给第一arm模块；步骤d5、所述第一fpga模块按照读写类型从将所述目标信息写入读写目标对应的目标地址信息中。2.根据权利要求1所述的系统，其特征在于，所述系统包括m个安装在fpga上的处理模块{c1，c2，
…
,c
m
}，c
i
为第i个处理模块，i的取值范围为1到m，所述读写目标标识为{c1，c2，
…
,c
m
}或fpga寄存器对应的标识中的任意一个，所述系统还包括输入模块和输出模块，所述输入模块设置在第一fpga模块或第一arm模块上，所述输出模块设置在第一fpga模块或第一arm模块上。3.根据权利要求2所述的系统，其特征在于，当所述读写目标为fpga寄存器时，所述目标地址数据段设置为x种地址标识中的其中一个，x＝2*m 6；所述目标信息数据段设置为y种目标信息标识中的其中一个，y＝2*m 2；所述x种地址标识为{f1,f2,f3,f4,f5,f6,a1,a2，
…
,a
m
，b1,b2,
…
b
m
}；所述y种目标信息标识为{g1,g2,
…
g
m
,h1,h2,
…
h
m
,h
m 1
,h
m 2
}；其中，f1为读写fpga数据的标识；f2为读取fpga属性信息的标识；f3为读取所有处理模块状态的标识；f4为复位处理模块的标识，且当地址标识设置为f4时，目标信息标识设置为{g1，g2，
…
g
m
}中的其中一个，若目标信息标识设置为g
i
，表示复位c
i
；f5为输出模块作为数据流接收端的标识，f6为第一arm模块作为数据流接收端的标识，a
i
为c
i
作为数据流接收端的标识，且当地址标识为f5,f6,a1，a2，
…
，或a
m
时，目标信息标识设置为{h1,h2,
…
h
m
,h
m 1
,h
m 2
}中的任意一个，h
i
为将c
i
为数据流发送端的标识，h
m 1
为将输入模
块作为数据流发送端的标识，h
m 2
为将第一arm模块作为数据流发送端的标识；b
i
为读取c
i
的数据的标识。4.根据权利要求3所述的系统，其特征在于，所述输入模块为信号预处理模块，设置在第一fpga模块上，用于获取待处理的卫星信号，转换为第一ts流，所述待处理的卫星信号为加密加扰的卫星信号；所述处理模块为解密解扰模块，用于从所述第一ts流中解析出目标清流，发送给所述输出模块。5.根据权利要求4所述的系统，其特征在于，所述步骤d1具体实现为：步骤d11、所述第一arm模块基于获取的第一路由配置信息，基于所述第一路由配置信息将预设的spi数据结构中的读写标识数据段设置为写标识，将读写目标数据段设置为fpga寄存器标识，读写类型数据段设置为空，目标地址数据段设置为f5、f6或a
i
，目标信息数据段设置为h
m 1
，生成第一目标路由控制命令；所述步骤d2具体实现为：步骤d21、所述第一arm模块将所述第一目标路由控制命令通过所述spi接口传输给所述第一fpga模块；所述步骤d3具体实现为：步骤d31、所述第一fpga模块从所述fpga寄存器解析所述第一目标路由控制命令，确定写标识、fpga寄存器标识、数据流发送端的标识和数据流接收端的标识，然后执行步骤d5；所述步骤d5具体实现为：步骤d51、基于所述第一目标路由控制命令将所述第一ts流分别发送给对应的c
i
、第一arm模块或输出模块。6.根据权利要求4所述的系统，其特征在于，所述步骤d1具体实现为：步骤d12、所述第一arm模块从所述第一ts流提取第一目标节目信息，并生成第一ci协议栈，将预设的spi数据结构中的读写标识数据段设置为写标识，将读写目标数据段设置为目标c
i
标识，将读写类型数据段设置为处理模块io读写标识，目标地址数据段设置为目标c
i
对应的目标地址，目标信息数据段设置为第一ci协议栈，生成目标第一ci协议栈控制命令；所述步骤d2具体实现为：步骤d22、所述第一arm模块将所述目标第一ci协议栈控制命令通过所述spi接口传输给所述第一fpga模块；所述步骤d3具体实现为：步骤d32、所述第一fpga模块从所述fpga寄存器解析所述目标第一ci协议栈控制命令，确定写标识、目标c
i
标识、目标c
i
对应的目标地址、目标c
i
的io标识和第一ci协议栈，然后执行步骤d5；所述步骤d5具体实现为：步骤d52、基于所述目标第一ci协议栈控制命令，通过目标c
i
的io将所述第一ci协议栈发送给目标c
i
对应的目标地址。7.根据权利要求1所述的系统，其特征在于，
若需要读取c
i
的存储地址ad中的数据，执行以下步骤：步骤d10、所述第一arm模块将所述预设的spi数据结构中的读写标识数据段设置为读标识，读写目标数据段设置为c
i
标识，将读写类型数据段设置为通用存储读写标识，将目标地址数据段设置ad，将目标信息设置为“value”，生成第一读取c
i
指令；步骤d20、所述第一arm模块将所述第一读取c
i
指令通过所述spi接口传输给fpga寄存器；步骤d30、所述第一fpga模块从所述fpga寄存器解析第一读取c
i
指令，基于所述第一读取c
i
指令从c
i
的ad中读取目标信息，存储至fpga寄存器中，且记录为“value”；步骤d40、所述第一arm模块将所述预设的spi数据结构中的读写标识数据段设置为读标识，读写目标数据段设置为fpga寄存器标识，将读写类型数据段设置为空，将目标地址数据段设置为b
i
，将目标信息设置为“value”，生成第二读取c
i
指令；步骤d50、所述第一arm模块将所述第二读取c
i
指令通过所述spi接口传输给fpga寄存器；步骤d60、所述第一fpga模块从所述fpga寄存器解析第二读取c
i
指令，基于所述第二读取c
i
指令从fpga寄存器中读取“value”通过tsi接口发送给第一arm模块。8.根据权利要求2所述的系统，其特征在于，所述输入模块设置在第一arm模块上，用于获取待处理的视频信号转换为第二ts流，所述待处理的视频信号为未加密未加扰的信号，通过第一fpga模块将所述第二ts流转发给所述输出模块。

技术总结
本发明涉及一种基于SPI的通信系统，包括第一FPGA模块、第一ARM模块、安装在FPGA上的处理模块、存储有计算机程序的存储器和处理器，第一FPGA模块包括FPGA寄存器；第一FPGA模块与第一ARM模块之间通过TSI接口以及SPI接口相连接，TSI接口用于在第一FPGA模块与第一ARM模块之间传输数据，SPI接口用于在第一FPGA模块与第一ARM模块之间传输控制命令，控制命令基于预设的SPI数据结构生成；预设的SPI数据结构包括读写标识数据段、读写目标数据段、读写类型数据段、目标地址数据段、目标信息数据段。本发明提高了第一FPGA模块和第一ARM模块之间的通信效率。信效率。信效率。


技术研发人员：王安良 肖昊
受保护的技术使用者：北京华建云鼎科技股份公司
技术研发日：2022.10.27
技术公布日：2023/2/3