一种多功能可配置的编码器及编码方法与流程

1.本技术涉及传输与ip领域，尤其涉及一种多功能可配置的编码器及编码方法。
技术背景
2.现有的编码技术都较为成熟，不过常见的都是仅仅具备一种编码功能的编码器，较单一功能的编码器在实际应用中的受使用环境，协议体制限制较大，在需要灵活配置，多编码功能组合的需求下并不是适用，而且在crc编码的并串结合情况下没有提出解决方案，具备多种编码方式且适用于卫星通信的编码器设计还是较为稀少。


技术实现要素：

3.本技术的目的是提供一种多功能可配置的编码器及编码方法，为了解决编码器只能进行单一功能的编码问题，本技术具有多种编码方式，只需配置相关参数就可以满足不同场景下的使用需求，应用场景更加广泛。
4.第一方面，本技术提供了一种多功能可配置的编码器，包括：
5.总线接口，与寄存器及编码模块连接，编码模块包括多个预设的串行编码顺序的编码模组，及对编码模组进行开关逻辑控制的逻辑控制模块，多个串行连接的编码模组分别采用不同的编码方式；
6.寄存器，用于寄存通过总线接口接收的控制参数并下发给编码模块，控制参数包括下发给逻辑控制模块的逻辑控制参数，及下发给编码模组的编码参数；
7.编码模块，用于接收待编码数据，由逻辑控制模块根据逻辑控制参数，选择执行串行编码的多个编码模组，由选择的编码模组按照预设的串行编码顺序，依据对应的编码参数进行串行编码。
8.在一个或多个可能的实施例中，逻辑控制模块包括多个多路选择器；
9.其中一个多路选择器作为第一级多路选择器，输入与所述总线接口和第一级编码模组连接，输出与下一级多路选择器和下一级编码模组连接，所述第一级多路选择器根据所述逻辑控制参数，选择将从总线接口接收的待编码数据或将第一级编码模组编码后的数据，输出到下一级的多路选择器和下一级编码模组；
10.其中一个多路选择器作为最后一级多路选择器，输入与上一级多路选择器的输出及最后一级编码模组连接，所述最后一级多路选择器根据所述逻辑控制参数，选择将上一级多路选择器的输出的数据或最后一级编码模组输出的数据输出；
11.若输入多路选择器和输出多路选择器之间还连接有至少一个中间多路选择器时，所述中间多路选择器的输入与上一级的多路选择器的输出和与中间多路选择器同级的编码模组的输出连接，输出与下一级的多路选择器和下一级编码模组连接，所述中间输入多路选择器根据所述逻辑控制参数，将从上一级的多路选择器接收的数据或与中间多路选择器同级的编码模组编码后的数据，输出到下一级的多路选择器和下一级编码模组。
12.在一个或多个可能的实施例中，总线接口包括apb总线和axi总线；
13.apb总线与寄存器相连接，用于传输控制参数经到寄存器；
14.axi总线与编码模块相连接，用于传输待编码数据传输到编码模块。
15.在一个或多个可能的实施例中，待编码数据包括多个待编码帧，控制参数中的编码参数包括如下参数中的至少一种：
16.待编码帧的总长度、编码帧的第一笔数据、编码帧的最后一笔数据、每种编码模组的实际输入帧长度、实际输出帧长度。
17.在一个或多个可能的实施例中，多个预设的串行编码顺序的编码模组包括如下编码模组中的任多个：
18.采用循环冗余校验编码方式的crc和加掩编码模组、速率匹配turbo编码模组、交织编码模组、加扰编码模组。
19.在一个或多个可能的实施例中，编码模组包括crc和加掩编码模组，其中：
20.crc和加掩编码模组依据对应的编码参数，对字节整数倍部分的待编码数据，采用并行crc编码方式进行编码，对非字节整数倍部分的待编码数据，采用串行crc编码的方式进行编码。
21.在一个或多个可能的实施例中，寄存器包括用于寄存启动start信号的start寄存器，start寄存器在寄存start信号之前，下发逻辑控制参数给逻辑控制模块，及下发编码参数给编码模组。
22.在一个或多个可能的实施例中，编码模块包括速率匹配turbo编码模组，速率匹配turbo编码模组选用单分量卷积编码器。
23.在一个或多个可能的实施例中，速率匹配turbo编码模组还包括交织器、速率匹配模块及数据合并模块，交织器用于对待编码数据进行交织，待编码数据及交织器交织处理后得到的交织数据，按照时间先后分别输入到单分量卷积编码器进行编码，速率匹配模块对编码后的数据进行生成尾比特和速率匹配操作，并将完成速率匹配的数据与待编码数据合并后输出。
24.第二方面，本技术还提供了一种多功能可配置的编码方法，该方法包括：
25.通过总线接口向寄存器写入对应的控制参数，并下发给与寄存器连接的编码模块，控制参数包括下发给编码模块的逻辑控制模块的逻辑控制参数，及下发给编码模块的编码模组编码时的编码参数；
26.通过编码模块接收待编码数据；
27.由逻辑控制模块根据逻辑控制参数，选择执行串行编码的多个编码模组；
28.由选择的编码模组按照预设的串行编码顺序，依据对应的编码参数进行串行编码。
29.在一个或多个可能的实施例中，逻辑控制模块包括第一级多路选择器，中间选择器和最后一级多路选择器，逻辑控制模块根据逻辑控制参数，选择执行串行编码的多个编码模组包括：
30.根据逻辑控制参数，第一级多路选择器选择将从总线接口接收的待编码数据或将第一级编码模组编码后的数据，输出到下一级的多路选择器和下一级编码模组；
31.根据逻辑控制参数，中间选择器将从上一级的多路选择器接收的数据或与中间多路选择器同级的编码模组编码后的数据，输出到下一级的多路选择器和下一级编码模组；
32.根据逻辑控制参数，最后一级多路选择器选择将上一级多路选择器的输出的数据或最后一级编码模组输出的数据输出。
33.在一个或多个可能的实施例中，所述选择的编码模组包括如下编码模组中的任多个：
34.循环冗余校验编码方式的crc和加掩编码模组、速率匹配turbo编码模组、交织编码模组、加扰编码模组。
35.在一个或多个可能的实施例中，所述选择的编码模组包括crc和加掩编码模组，所述crc和加掩编码模组采用如下方式进行编码：
36.根据对应的编码参数对输入的待编码数据进行编码，对字节整数倍部分的待编码数据采用并行crc编码方式进行编码，对非字节整数倍部分的待编码数据采用串行crc编码的方式进行编码。
37.本技术提供了一种多功能可配置的编码器及编码方法，具有多种编码方式，只需要配置相关控制参数就可以满足多种场景的使用，应用场景更加广泛。
附图说明
38.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理，并不构成对本技术的不当限定。
39.图1为根据本技术一个实施例提供的应用环境示意图；
40.图2为根据本技术一个实施例提供的模块示意图；
41.图3为根据本技术一个实施例提供的多功能可配置编码器的微架构示意图；
42.图4为根据本技术一个实施例提供的多功能可配置编码器的其中一个编码模组的微架构示意图；
43.图5为根据本技术一个实施例提供的多功能可配置编码器的业务流程示意图；
44.图6为根据本技术一个实施例提供的多功能可配置的编码方法的流程图。
具体实施方式
45.为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
46.传统的编码器仅仅具备单一的编码功能，在实际应用中的受使用环境，协议体制限制较大，在需要灵活配置，多编码功能组合的需求下并不是适用，为了使编码器可以具有多种编码功能，本技术提供了一种多功能可配置的编码器及编码方法，该方案可以应用于网络通信系统中的终端设备，也可以应用于网络侧设备，一种可能的应用场景为卫星通信系统，当然，也可以应用在更多的场景。
47.参见图1，为根据本技术一个实施例的应用环境的示意图，该应用环境中包括卫星通信系统中位于轨道面上的多个卫星及与卫星通信的终端，示例性地，包括图中的卫星102_1、卫星102_2、
……
、卫星102_n，其中，n为正整数，实际中根据具体需求和场景决定n的大小。终端101通过卫星实现与其他目的终端103的通信。
48.参见图2，其为本技术提供的一个实施例的多功能可配置编码器的示意图，包括：总线接口201、寄存器202、编码模块203，其中：
49.总线接口201与外部终端cpu进行连接，接收外部cpu传输的信号并与向cpu反馈信号，实现与cpu的交互，同时与寄存器202及编码模块203连接，编码模块203包括多个预设的串行编码顺序的编码模组203a，及对编码模组203a进行开关逻辑控制的逻辑控制模块203b，多个串行连接的编码模组203a分别采用不同的编码方式，可以满足在不同的协议体制下的数据编码工作；
50.上述编码模组203a的个数可以根据需求自行设计，串行的编码模组203a的顺序也可以根据实际应用进行设计，上述逻辑控制模块203b与编码模组203a是一一对应关系，在一个多功能可配置的编码器中，包括多级的逻辑控制模块203b和编码模组203a，上述逻辑控制模块203b可以分别独立控制各个编码模组203a是否对接收的数据进行编码，如果对接收的数据进行编码时，对接收的数据进行编码后发送，如不需对接收的数据进行编码，则上述数据跳过该编码模组203a的编码发送到下一级编码模组。
51.寄存器202，用于寄存通过总线接口201接收的控制参数并下发给编码模块203，控制参数包括下发给逻辑控制模块203b的逻辑控制参数，及下发给编码模组203a的编码参数；
52.上述逻辑控制参数下发到逻辑控制模块203b，可以决策是否执行串行编码的编码模组203a的编码功能；待编码数据包括多个待编码帧，上述编码参数包括如下参数中的至少一种：待编码帧的总长度、编码帧的第一笔数据、编码帧的最后一笔数据、每种编码模组的实际输入帧长度、实际输出帧长度；并且上述控制参数都可以通过总线直接进行配置。
53.编码模块203，用于接收待编码数据，由逻辑控制模块203b根据逻辑控制参数，选择执行串行编码的多个编码模组203a，由选择的编码模组203a按照预设的串行编码顺序，依据对应的编码参数进行串行编码。
54.根据本技术提供的一种多功能可配置编码器，可以在一个编码器中进行不同方式的编码，同时还可以进行灵活的配置，根据自己的需求选择需要的编码功能，根据控制参数进行控制，选择实际情况中需要的编码方式进行编码。
55.在一个或多个可能的实施例中，逻辑控制模块包括多个多路选择器；
56.其中一个多路选择器作为第一级多路选择器，第一级多路选择器的输入与总线接口和第一级编码模组连接，待编码数据进入编码模块时同时输送到第一级多路选择器和第一级编码模组，当待编码数据在第一个编码模组编码完成后，将输出的数据也输送到第一级多路选择器，第一级多路选择器的输出与下一级多路选择器和第下一级编码模组连接，根据逻辑控制参数选择将待编码数据或已经在第一级编码模组编码完成的数据输送给下一级多路选择器和下一级编码模组，因此通过第一级多路选择器，可以决策第一级编码模组是否参与数据编码；
57.其中一个多路选择器作为最后一级多路选择器，输入与上一级多路选择器的输出及最后一级编码模组连接，最后一级多路选择器根据逻辑控制参数，选择将上一级多路选择器的输出的数据或最后一级编码模组输出的数据输出，因此通过最后一级多路选择器，可以决策最后一个编码模组是否参与数据编码；
58.本技术实施例中编码模组的数量可能为两个或更多，编码模组的数量与多路选择
器的数量相同，若第一级多路选择器和最后一级多路选择器之间还连接有至少一个中间多路选择器时，中间多路选择器的输入与上一级多路选择器的输出和与中间多路选择器同级的编码模组的输出连接，输出与下一级的多路选择器和下一级编码模组连接，中间多路选择器根据逻辑控制参数，将从上一级的多路选择器接收的数据或与该多路选择器属于同一级的编码模组编码后的数据，输出到下一级的多路选择器和下一级编码模组，因此中间多路选择器可以决策将上一级多路选择器选择输出的数据，与中间多路选择器同级的编码模组是否参与数据编码。
59.本技术中的多路选择器可以对数据进行的通路进行开关控制，可以选择不同的编码功能，当控制参数配置完成后，待编码数据只会根据控制参数控制的通路进行流通，大大提高了编码方式的灵活性，可以配置多个不同的编码方式，用以适应不同的工作环境。
60.在一个或多个可能的实施例中，多个预设的串行编码顺序的编码模组包括如下编码模组中的任多个：采用循环冗余校验编码方式的crc和加掩编码模组、速率匹配turbo编码模组、交织编码模组、加扰编码模组，除了上述四个编码模组，也可以有其他编码方式的编码模组，其中crc和加掩编码模组根据对应的编码参数，对字节整数倍部分的待编码数据，采用并行crc编码方式进行编码，对非字节整数倍部分的待编码数据，采用串行crc方式进行编码，这样就可以支持任意长度数据的编码，同时crc这种编码方式与传统的编码方式相比较，大大提高了待编码数据的处理速度，可以在更多的环境下进行应用，满足更多场景的需求，灵活性，适应性大大提高。
61.综上所述，本技术提供了一种多功能可配置的编码器，在一个或多个可能的实施例中，如图3所示，上述多路选择器共有四个，编码模组共有四个，包括：总线接口301、寄存器阵列302、四个编码模组、四个逻辑控制模块；
62.上述总线接口301，包括apb总线和axi总线，apb总线与寄存器相连接，用于传输控制参数到寄存器；axi总线与编码模块相连接，用于传输待编码数据到编码模块；选用两个不同的总线使其可以挂载在以上amba总线上直接使用，满足不同的协议体制下的编码要求，使用环境更加广泛。
63.上述四个编码模组包括：crc和加掩编码模组、速率匹配turbo编码模组、交织编码模组、加扰编码模组；上述crc和加掩编码模组为第一级编码模,3031、速率匹配turbo编码模组为第二级编码模组3032、交织编码模组为第三级编码模组3033、加扰编码模组为第四级编码模组3034；
64.上述四个多路选择器包括：第一级多路选择器3041、第二级多路选择器3042、第三级多路选择器3043、第四级多路选择器3044，上述第二级和第三级多路选择器为中间多路选择器，第四级多路选择器为最后一级多路选择器；上述多路选择器与上述编码模组为一一对应关系。
65.在一个或多个可能的实施例中，如图4所示，数据从上一级多路选择器输入速率匹配turbo编码模组时，上述速率匹配turbo编码模组选用单分量卷积编码器，在节约资源的同时又保证了编码效率；上述速率匹配turbo编码模组还包括交织器、速率匹配模块及数据合并模块，首先待编码数据x1输入上述分量卷积编码器进行编码，上述交织器用于对上述待编码数据x1进行交织，上述待编码数据x1经过上述交织器交织处理后得到的交织数据x2；上述待编码数据x1和交织数据x2按照时间先后分别输入到单分量卷积编码器进行编
码，上述待编码数据x1经过编码后输出数据p1，上述交织数据x2经过编码后输出数据p2，上述数据p1和数据p2按照同样的先后顺序进行生成尾比特操作进行速率匹配，上述数据p1和数据p2经过上述速率匹配模块按照先后顺序输出一路数据，并将上述输出的一路数据与待编码数据x1在上述数据合并模块进行合并，最后输出处理完成的数据；上述生成尾比特和速率匹配的处理与现有技术相同，此处不在赘述。
66.本技术与现有的技术相比，具备多种编码方式，通过上述多路选择器可以进行灵活的配置，在实际的使用环境和协议体制中限制较小，同时本技术还提出了一种crc编码的并串结合方案，一般的crc编码都是建立以字节为基数的数据帧长度上的，但是在实际应用中确实存在非字节整数倍数据帧长度，这时就可以采用本技术中的crc编码的并串结合方案来进行编码处理，提高了待编码数据的处理速度，可以在更多场景下进行使用；
67.同时本技术可以作为基础平台进行升级优化，提升空间较大，比如在需要的场景下加入乒乓机制加速待编码数据的处理，进而提高本技术的编码速度。也可加入其它本技术中不具备的编码模组，满足更多的使用场景。
68.在一个或多个可能的实施例中，寄存器包括用于寄存控制参数的寄存器、寄存启动start信号的start寄存器和状态监控寄存器；
69.寄存控制参数的寄存器，用于寄存通过apb总线接口接收的控制参数并下发给编码模块，控制参数包括下发给逻辑控制模块的逻辑控制参数，及下发给编码模组的编码参数；上述用于寄存控制参数的寄存器可以有多个，分别寄存不同种类型的参数；
70.寄存启动start信号的start寄存器，在寄存start信号之前，下发逻辑控制参数给多路选择器，及下发编码参数给编码模组，start寄存器可以作为配置完成，功能启动的信号寄存器；
71.状态监控寄存器，用于了解ip实际运行的状态，进而可以开展新的操作流程。
72.上述三种寄存器，具有不同的作用，当需要对编码数据进行配置时，apb总线下发控制参数到寄存控制参数的寄存器，寄存控制参数的寄存器下发控制参数到编码模块，当控制参数下发完成时，寄存启动start信号的start寄存器发出start信号，start信号作为配置完成状态启动的信号，编码模块开始根据控制参数进行编码，编码进行时，状态监控寄存器就要进行工作，了解ip实际运行的状态。
73.根据本技术提出的一种多功能可配置编码器，具体参见图5，为本技术业务流程图；
74.步骤s501，通过apb总线进行控制参数的配置；
75.步骤s502，寄存参数的寄存器接收控制参数并下发到编码模块；
76.步骤s503，通过axi总线读取待编码数据；
77.步骤s504，待编码数据给入编码模块进行编码；
78.步骤s505，通过axi总线写出编码完成的数据。
79.基于相同的发明构思，本技术实施例提供了一种多功能可配置的编码方法，如图6所示为多功能可配置的编码方法的流程图，包括：
80.步骤s601，通过总线接口向寄存器写入对应的控制参数，并下发给与寄存器连接的编码模块，所述控制参数包括下发给编码模块的逻辑控制模块的逻辑控制参数，及下发给编码模块的编码模组编码时的编码参数；
81.步骤s602，通过编码模块接收待编码数据；
82.步骤s603，由所述逻辑控制模块根据所述逻辑控制参数，选择执行串行编码的多个编码模组；
83.步骤s604，由选择的编码模组按照预设的串行编码顺序，依据对应的编码参数进行串行编码。
84.在一个或多个可能的实施例中，逻辑控制模块包括第一级多路选择器，中间选择器和最后一级多路选择器，逻辑控制模块根据逻辑控制参数，选择执行串行编码的至少一个编码模组包括：
85.根据逻辑控制参数，第一级多路选择器选择将从总线接口接收的待编码数据或将第一级编码模组编码后的数据，输出到下一级的多路选择器和下一级编码模组；
86.根据逻辑控制参数，中间选择器将从上一级的多路选择器接收的数据或与中间多路选择器同级的编码模组编码后的数据，输出到下一级的多路选择器和下一级编码模组；
87.根据逻辑控制参数，最后一级多路选择器选择将上一级多路选择器的输出的数据或最后一级编码模组输出的数据输出。
88.在一个或多个可能的实施例中，选择的编码模组包括如下编码模组中的任多个：
89.循环冗余校验编码方式的crc和加掩编码模组、速率匹配turbo编码模组、交织编码模组、加扰编码模组。
90.在一个或多个可能的实施例中，选择的编码模组包括crc和加掩编码模组，crc和加掩编码模组采用如下方式进行编码：
91.根据对应的编码参数对输入的待编码数据进行编码，对字节整数倍部分的待编码数据采用并行crc编码方式进行编码，对非字节整数倍部分的待编码数据采用串行crc编码的方式进行编码。
92.根据本技术提供的一种多功能可配置的编码器及编码方法，解决了编码器只能进行单一功能的编码问题，本技术具有多种编码方式，只需配置相关参数就可以满足不同场景下的使用需求，使应用场景变得更加广泛。
93.本领域内的技术人员应明白，本技术的实施例可提供为方法、系统、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
94.本技术是参照根据本技术的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
95.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或
多个方框中指定的功能。
96.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
97.显然，本领域的技术人员可以对本技术进行各种改动和变型而不脱离本技术的精神和范围。这样，倘若本技术的这些修改和变型属于本技术权利要求及其等同技术的范围之内，则本技术也意图包含这些改动和变型在内。