一种芯片验证系统、方法及相关设备与流程

1.本发明实施例涉及芯片技术领域，具体涉及一种芯片验证系统、方法及相关设备。


背景技术：

2.随着半导体技术的发展，soc(system-on-a-chip，系统级芯片/片上系统)技术已成为集成电路设计的发展趋势，并且，随着soc芯片的日趋复杂，使得多款soc芯片之间采用系统级级联的形式逐渐成为当今芯片设计的方向，由此需要对soc芯片间的交互通信能力进行验证。
3.然而，现有的soc芯片间的交互通信能力的验证效率不高。


技术实现要素：

4.有鉴于此，本发明实施例提供一种芯片验证系统、方法及相关设备，以实现提高soc芯片的验证效率。
5.为实现上述目的，本发明实施例提供如下技术方案。
6.第一方面，本发明实施例提供一种芯片验证系统，包括：
7.接口模块，所述接口模块用于与待测芯片互联；
8.与所述接口模块连接的片间一致性扩展单元，所述片间一致性扩展单元用于转换所述待测芯片的仿真验证数据；
9.与所述片间一致性扩展单元相连的配置模块，所述配置模块用于配置所述接口模块和所述片间一致性扩展单元，以为所述待测芯片提供仿真验证环境。
10.可选的，所述配置模块还用于初始化所述接口模块和所述片间一致性扩展单元。
11.可选的，所述配置模块包括一致性单元配置模型和通信验证组件；
12.其中，所述一致性单元配置模型用于通过后门访问方式初始化所述片间一致性扩展单元；所述通信验证组件用于利用强制赋值信号初始化所述接口模块。
13.可选的，所述配置模块还包括：通用协议模型；所述通用协议模型用于基于通用协议接口，建立仿真验证环境中的数据传输进程。
14.可选的，所述通信验证组件包括：验证请求序列模型和验证响应序列模型；
15.其中，所述验证请求序列模型用于创建第一数据包，以基于所述第一数据包向待测芯片发送仿真验证的请求数据激励；
16.所述验证响应序列模型用于创建第二数据包，以基于所述第二数据包向待测芯片发送仿真验证的响应数据激励。
17.可选的，所述验证响应序列模型包括：存储单元，所述存储单元用于保存接收的所述待测芯片的请求信息，基于所述请求信息创建所述第二数据包。
18.第二方面，本发明实施例提供一种芯片验证方法，基于上述第一方面所述的芯片验证系统，所述方法包括：
19.利用配置模块配置接口模块和片间一致性扩展单元，为待测芯片提供仿真验证环
境；
20.基于所述仿真验证环境，验证所述待测芯片的通信功能。
21.可选的，还包括：
22.利用所述配置模块初始化所述接口模块和所述片间一致性扩展单元。
23.可选的，所述配置模块包括一致性单元配置模型和通信验证组件；
24.所述利用所述配置模块初始化所述接口模块和所述片间一致性扩展单元，包括：
25.利用所述一致性单元配置模型采用后门访问方式初始化所述片间一致性扩展单元；并且，所述通信验证组件利用强制赋值信号初始化所述接口模块。
26.可选的，所述配置模块还包括：通用协议模型；
27.所述为待测芯片提供仿真验证环境包括：基于通用协议接口，利用所述通用协议模型建立仿真验证环境中的数据传输进程。
28.可选的，所述基于所述仿真验证环境，验证所述待测芯片的通信功能，包括：
29.创建第一数据包，将所述第一数据包传输至接口模块，以向所述待测芯片发送仿真验证的请求数据激励，验证所述待测芯片的从设备功能；
30.或者，创建第二数据包，将所述第二数据包传输至接口模块，以向所述待测芯片发送仿真验证的响应数据激励，验证所述待测芯片的主设备功能。
31.第三方面，本发明实施例还提供一种芯片验证平台，所述芯片验证平台包括如上述第一方面所述的芯片验证系统，以用于执行如上述第二方面所述的芯片验证方法。
32.第四方面，本发明实施例还提供一种存储介质，所述存储介质存储一条或多条计算机可执行指令，所述一条或多条计算机可执行指令被执行时，实现如上述第二方面所述的芯片验证方法。
33.本发明实施例所提供的芯片验证系统中，通过接口模块与待测芯片互联，通过与所述接口模块连接的片间一致性扩展单元，转换所述待测芯片的仿真验证数据，并且，在所述待测芯片具有验证需求时，通过与所述片间一致性扩展单元相连的配置模块，配置所述接口模块和所述片间一致性扩展单元，以为所述待测芯片提供仿真验证环境。
34.可以看出，本发明实施例的芯片验证系统，与通过配置另一辅助测试芯片以使得测试芯片与待测芯片互联，进而进行交互验证的方案相比较，能够直接利用配置模块，配置接口模块和片间一致性扩展单元，从而构建用于实现芯片片间交互的仿真验证环境。因此，本发明实施例不必再提供专门的辅助测试芯片，并避免了为使辅助测试芯片具有独立的数据处理能力所需的配置大量组件和时序的过程，以及，节约了编译仿真这些组件和时序的时间，从而提高了芯片的验证效率。
附图说明
35.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
36.图1是soc芯片的可选结构示意图。
37.图2是验证soc芯片的可选结构示意图。
38.图3是本发明实施例提供的芯片验证系统的可选结构示意图。
39.图4是本发明实施例提供的配置模块的可选结构示意图。
40.图5是本发明实施例提供的通信验证组件的可选结构示意图。
41.图6是本发明实施例提供的芯片验证方法的可选流程图。
42.图7是本发明实施例提供的验证soc芯片的可选结构示意图。
具体实施方式
43.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.如背景技术所述，现有的对soc芯片间的交互通信能力的验证效率不高。其中，soc芯片间的交互通信主要通过pcs(物理编码子层)、phy(物理层)和数据总线，建立多个soc芯片之间的互联关系，图1示例性的示出了soc芯片的可选结构示意图。如图1所示，soc芯片可以包括多个pcs和phy模块(图中分别为pcs0和phy0模块、pcs1和phy1模块、......、pcs n和phy n模块)、以及对应的片间一致性扩展单元和内部模块。
45.pcs和phy模块是用于和其他soc芯片实现互联以及通信的协议接口，其中，phy为物理接口收发器，通过phy能够实现soc芯片的物理层的通信，并且，soc芯片以phy接口作为对外输出接口；pcs负责线路传输优化算法
，
能够将经过完善定义的以太网mac功能映射到现存的编码和物理层信号系统的功能上去
，
包含传送数据的tx(transport，发送)通道和接收数据的rx(receive，接收)通道，通过tx接口和rx接口，分别实现与片间一致性扩展单元的rx通道和tx通道连接。
46.片间一致性扩展单元用于提供在两款soc芯片中的双向数据转换功能，使得数据格式符合当前传输进程的数据格式，从而能够通过通用协议接口与其他内部模块传输，其中，所述两款soc芯片可以为交互通信的soc芯片。在一个具体示例中，当图1所示的soc芯片作为主芯片(master)向外部发起访问时，片间一致性扩展单元可以是基于输入逻辑(ingress)，把从内部模块获取的对应于通用协议接口的数据格式的数据，转换为满足tx通道的数据格式的数据，从而能够发送至pcs，并通过phy接口输出到与其交互的soc芯片，再由其他soc芯片的目的模块给出响应。在另一个具体示例中，当图1所示的soc芯片作为从芯片(slave)时，其他芯片的内部模块向其发起访问，则访问数据通过soc芯片的phy接口，并由pcs的tx通道发送tx数据格式至片间一致性扩展单元的rx通道，片间一致性扩展单元的输出逻辑(engress)会把从pcs接收到的输入至rx通道的数据格式的数据，转换为通用协议接口的数据格式的数据，进而将访问数据发送给内部模块的目的模块，由内部模块作出响应。
47.内部模块为对数据进行进一步处理的模块，例如数据处理寄存器等具有数据处理功能的模块。
48.需要说明的是，soc芯片的对外输出接口为phy接口，从而在验证soc芯片与其他芯片的互联通信是否正确时，需要考虑到phy接口并搭建对应的验证环境，由验证环境驱动soc芯片的phy接口，将发送请求发送至soc芯片的内部模块，以及接收来自soc芯片内部模
块给出的响应，或者对phy接口收到的来自soc芯片内部模块的请求做出的响应。但是由于phy接口为串行接口，其数据传输方式为串行数据传输，针对其串行数据传输的特点难以编写验证环境去直接驱动。
49.因此，在验证soc芯片的通信能力时，基于soc芯片之间的互联关系，作为一种可选实现，芯片验证系统可以配置并控制一辅助测试芯片以进行soc芯片的片间交互验证。具体的，可以提供一辅助测试芯片与待测的soc芯片建立系统级级联的互联关系，从而为待测的soc芯片提供用于片间交互的仿真验证环境，进而实现对待测的soc芯片的仿真验证。
50.图2示例性的示出了验证soc芯片的可选结构示意图，其中，soc芯片a即为图1所示soc芯片，该芯片为待测的soc芯片，soc芯片b为芯片验证系统配置并控制的辅助测试芯片。如图2所示，辅助测试芯片的对外输出接口为phy接口，则辅助测试芯片的phy接口可以直接与待测的soc芯片的phy接口互联。而且，基于待测的soc芯片的发送和接收需求，待测的soc芯片与辅助测试芯片的phy接口互联可以是待测的soc芯片的phy接口接收端与辅助测试芯片的phy接口发送端连接，待测的soc芯片的phy接口发送端与辅助测试芯片的phy接口接收端连接，由此实现待测的soc芯片和辅助测试芯片的串行数据通信。并且，可以将辅助测试芯片作为master，待测的soc芯片作为slave，对辅助测试芯片的发送请求能否通过作为slave的待测的soc芯片的phy接口正常传入到其内部模块进行确定；还可以将待测的soc芯片作为master，辅助测试芯片作为slave，对由待测的soc芯片的内部模块发送请求能否到达作为slave的辅助测试芯片的phy接口进行确定，从而实现对待测的soc芯片通信能力的验证。
51.然而，辅助测试芯片整体作为验证环境中的一部分时，需要由芯片验证系统对辅助测试芯片进行大量配置和编译，以使得辅助测试芯片具有独立的数据处理能力，并基于辅助测试芯片的独立处理能力进行相应的控制，从而实现与待测的soc芯片的交互。例如，芯片验证系统需要对辅助测试芯片的组件和时序进行大量配置，例如配置复位信号reset、配置时钟信号clk等，以及配置辅助测试芯片涉及到数据的路由传输的寄存器，而且辅助测试芯片内配置的大量组件和时序又需要编译仿真后才能使用，进而才能对待测的soc芯片进行仿真验证。
52.可见，利用辅助测试芯片实现对待测的soc芯片的通信验证，需要耗费大量的时间配置和编译辅助测试芯片的组件和时序；而且，基于辅助测试芯片内配置的组件较多，作为slave的待测的soc芯片的内部模块发送的访问请求到达辅助测试芯片的目的模块的链路较长，也会导致对待测的soc芯片的仿真时间较长；同时，若需要对大量不同类型的请求数据能否通过作为slave的待测的soc芯片的内部模块发送到其对应的phy接口这一进程进行验证，也会进一步消耗大量时间，从而造成待测的soc芯片所需的验证时间较长，导致芯片的验证效率低。
53.可见，提供高效、快速的芯片验证的方案，显得尤为必要。
54.有鉴于此，本发明实施例提出改进的芯片验证方案，通过直接利用配置模块，配置接口模块和片间一致性扩展单元，从而构建用于实现芯片片间交互的仿真验证环境，与通过配置另一辅助测试芯片以使得测试芯片与待测芯片互联，进而进行交互验证的方案相比较，本发明实施例可以不必再提供专门的辅助测试芯片，并避免了为使辅助测试芯片具有独立的数据处理能力所需的配置大量组件和时序的过程，以及，节约了编译仿真这些组件
和时序的时间，从而提高了芯片的验证效率。
55.图3示例性的示出了本发明实施例的芯片验证系统的可选结构示意图。如图3所示，芯片验证系统可以包括：接口模块31、片间一致性扩展单元32和配置模块33。
56.其中，接口模块31用于与待测芯片互联，所述待测芯片可以理解为是需要验证的芯片。在一个示例中，所述待测芯片可以具体为图1所示的soc芯片，基于待测芯片包括的pcs和phy模块，phy接口为对外输出接口，则所述接口模块也可以对应设计为pcs和phy模块，从而基于接口模块的phy接口实现所述待测芯片与芯片验证系统的连接。并且，pcs具有对被发送和接受的信息进行加码和解码的功能，从而基于pcs能够使phy更容易恢复信号，也进一步节省待测芯片的仿真验证时间。
57.需要说明的是，上述示例仅是一种可选实现，可以根据实际需求对应设计接口模块的具体形式，本发明实施例中对此并不设限，只要满足芯片验证系统通过接口模块实现与待测芯片互联即可。
58.与所述接口模块连接的片间一致性扩展单元32，所述片间一致性扩展单元32用于转换所述待测芯片的仿真验证数据。
59.与所述片间一致性扩展单元相连的配置模块33，所述配置模块33用于配置所述接口模块和所述片间一致性扩展单元，例如配置所述接口模块和所述片间一致性扩展单元进行数据传输的组件和时序等，从而能够为所述待测芯片提供仿真验证环境。
60.在一个具体示例中，所述配置模块可以是验证平台例如uvm(universal verification methodology，通用验证方法学)平台中的uvc(universal verification component，通用验证组件)模块，其可使用sv(systemverilog)等语言编写，建立验证环境，从而对芯片的通信功能进行仿真验证。其中，根据验证需求在uvc模块中可以对应设计多个验证模型，例如接口模型、寄存器模型等，通过uvc模块可以直接对接口模块和片间一致性扩展单元进行配置，为所述待测芯片提供仿真验证环境。
61.可以看出，本发明实施例直接利用配置模块，配置接口模块和片间一致性扩展单元，从而构建用于实现芯片片间交互的仿真验证环境，与通过配置另一辅助测试芯片以使得测试芯片与待测芯片互联，进而进行交互验证的方案相比较，不必再提供专门的辅助测试芯片，并避免了为使辅助测试芯片具有独立的数据处理能力所需的配置大量组件和时序的过程，以及，节约了编译仿真这些组件和时序的时间，从而提高了芯片的验证效率。
62.在一些实施例中，对待测芯片的通信功能验证前，需要对验证环境中的组件和时序进行初始化，从而引导后续链路训练状态的更新。因此，所述配置模块还可以用于初始化所述接口模块和所述片间一致性扩展单元，从而产生激励信号，驱动验证流程执行。相比于图2所示的验证结构中辅助测试芯片的大量组件和时序，图3所示的芯片验证系统中需要初始化的组件数量明显减少，并且，基于初始化接口模块和片间一致性扩展单元即可产生激励信号，也有效缩短验证所述待测芯片所需的时长。
63.需要说明的是，所述激励信号(也称激励)是通过平台或模拟组件产生的，用于驱动仿真验证流程的信号，该信号区别于各结构产生的测试信号或芯片设计中的各结构产生的测试信号。
64.作为一种可选实现，图4示例性的示出了本发明实施例中配置模块的可选结构示意图。如图4所示，所述配置模块33可以包括：一致性单元配置模型331和通信验证组件332。
65.其中，一致性单元配置模型331为芯片验证系统中的片间一致性扩展单元的寄存器模型，通过所述一致性单元配置模型能够初始化所述片间一致性扩展单元。在一个具体示例中，所述一致性单元配置模型可以在验证平台的后门访问(backdoor)过程中，通过调用write写函数，向所述片间一致性扩展单元传递后门参数，进行后门访问，从而通过后门访问方式初始化所述片间一致性扩展单元。其中，write写函数为uvm寄存器模型的自带函数，不受硬件时序控制，可以调用该函数直接对寄存器进行读取或修改操作。
66.可以理解的是，前门访问方式实现寄存器的初始化，需要通过总线协议进行读写操作，且在总线访问结束时才能结束前门访问，耗时较长，本发明中的一致性单元配置模型通过后门访问方式直接初始化所述片间一致性扩展单元，能够有效缩短初始化寄存器的时间，从而提高芯片的验证效率。
67.所述通信验证组件332用于初始化所述接口模块。在一个具体示例中，所述通信验证组件可以是在uvm运行阶段(uvm run_phase)调用的初始化，利用强制赋值(force)信号，对所述接口模块及其时序进行重新赋值操作，实现的初始化。其中，force，包括force/release(释放)/deposit(存放)，统称为force；force为了创建特殊激励而存在于验证环境中，例如为了模拟电源连接、为了在仿真中加速初始化、为了模拟亚稳态传播等，使用force可快速达到验证目标，相较于对辅助测试芯片的初始化，本发明实施例中所述通信验证组件利用force信号初始化所述接口模块
，
能够有效缩短初始化仿真验证环境中各组件和时序的时长。
68.参照图4，在一些实施例中，所述配置模块33还包括通用协议模型333。在建立芯片验证系统的仿真验证环境过程中，所述通用协议模型可以是基于所述配置模块与片间一致性扩展单元通信的通用协议接口，建立所述仿真验证环境中的数据传输进程，使得芯片验证系统能够进行回复响应数据以及驱动验证数据请求进入待测芯片。
69.需要说明的是，与实际芯片结构(例如图2中所示辅助测试芯片)不同的是，实际芯片中需要设置时钟电路和复位电路，本发明实施例的芯片验证系统中的配置模块可以不设置时钟电路和复位电路，从而进一步简化芯片验证系统的结构，提高芯片验证效率。
70.在一些实施例中，图5为本发明实施例中通信验证组件的可选结构示意图，如图5所示，通信验证组件332可以包括：验证请求序列模型501和验证响应序列模型502。
71.所述验证请求序列模型501用于创建第一数据包，使得所述芯片验证系统能够基于所述第一数据包向所述待测芯片发送仿真验证的请求数据激励。其中，所述第一数据包可以理解为是包含有所述待测芯片的仿真验证数据的数据包，所述芯片验证系统作为master，所述待测芯片作为slave，所述芯片验证系统向所述待测芯片发出访问请求。
72.所述验证响应序列模型502用于创建第二数据包，使得所述芯片验证系统能够基于所述第二数据包向所述待测芯片发送仿真验证的响应数据激励。其中，所述第二数据包可以理解为是包含响应所述待测芯片的响应请求数据的数据包，所述待测芯片作为master，所述芯片验证系统作为slave，所述芯片验证系统对接收的所述待测芯片的访问请求返回响应数据。
73.进一步的在一些实施例中，为便于对所述待测芯片的同一地址发送请求数据，参照图5所示，所述验证响应序列模型502可以包括：存储单元5021，通过所述存储单元保存接收的所述待测芯片的请求信息，例如写请求信息，从而能够基于所述请求信息创建所述第
二数据包。具体的，可以是所述验证响应序列模型在所述存储单元中读出数据，创建读响应请求数据包返回给所述待测芯片的内部模块。
74.可以看出，本发明实施例直接通过配置模块配置接口模块和片间一致性扩展模块，即可为所述待测芯片提供仿真验证环境，实现对所述待测芯片的仿真验证，避免了为构建仿真验证环境配置大量组件和时序，以及编译仿真这些组件和时序所述耗费的时间，从而提高了芯片的验证效率。
75.作为可选实现，图6为本发明实施例中芯片验证方法的可选流程图，下文描述的方法内容可以认为是基于芯片验证系统中的各部件实现对待测芯片的通信验证，所需执行的方法步骤。下文描述的内容可与上文描述内容相互对应参照。参照图6，该方法流程可以包括如下步骤。
76.步骤s60：利用配置模块配置接口模块和片间一致性扩展单元，为待测芯片提供仿真验证环境。
77.步骤s62：基于所述仿真验证环境，验证所述待测芯片的通信功能。
78.可以理解的是，基于所构建的仿真验证环境，可以验证待测芯片的通信功能，特别是验证所述待测芯片分别作为master和slave时，关于功能连接模块以及端口物理层的各通信功能。
79.本发明实施例的芯片验证方法中，直接利用配置模块，配置接口模块和片间一致性扩展单元，从而构建用于实现芯片片间交互的仿真验证环境，与通过配置另一辅助测试芯片以使得测试芯片与待测芯片互联，进而进行交互验证的方案相比较，不必再提供专门的辅助测试芯片，并避免了为使辅助测试芯片具有独立的数据处理能力所需的配置大量组件和时序的过程，以及，节约了编译仿真这些组件和时序的时间，从而提高了芯片的验证效率。
80.在一些实施例中，对待测芯片的通信功能验证前，需要对验证环境中的组件和时序进行初始化，从而引导后续链路训练状态的更新。因此，参考图6，所述方法步骤还包括：
81.步骤s61：利用所述配置模块初始化所述接口模块和所述片间一致性扩展单元。
82.进一步的在一些实施例中，所述配置模块可以包括一致性单元配置模型和通信验证组件，其中，所述一致性单元配置模型为片间一致性扩展单元的寄存器模型，所述通信验证组件为用于初始化接口模块的组件。在一个具体示例中，基于验证平台的后门访问，步骤s61可以是利用所述一致性单元配置模型采用后门访问方式初始化所述片间一致性扩展单元，并且，在uvm运行阶段(uvm run_phase)调用的初始化，所述通信验证组件利用强制赋值(force)信号，对所述接口模块及其时序进行重新赋值操作，初始化所述接口模块。
83.在一些实施例中，所述配置模块还可以包括通用协议模型，从而，为待测芯片提供仿真验证环境可以是基于通用协议接口，利用所述通用协议模型建立所述仿真验证环境中的数据传输进程，进而基于该数据传输进程在所述仿真验证环境中实现验证待测芯片的通信功能。
84.在对待测芯片的通信功能验证时，作为一种可选实现，所述基于所述仿真验证环境，验证所述待测芯片的通信功能可以是，通过创建第一数据包，进而将所述第一数据包传输至接口模块，以向所述待测芯片发送仿真验证的请求数据激励，验证所述待测芯片的从设备功能(即所述待测芯片作为slave)，其中所述第一数据包可以理解为是包含有所述待
测芯片的仿真验证数据的数据包。作为另一种可选实现，基于所述仿真验证环境，验证所述待测芯片的通信功能可以是，通过创建第二数据包，将所述第二数据包传输至接口模块，以向所述待测芯片发送仿真验证的响应数据激励，验证所述待测芯片的主设备功能(即所述待测芯片作为master)，其中，所述第二数据包可以理解为是包含响应所述待测芯片的响应请求数据的数据包。
85.为便于理解上述芯片验证方法，以针对图2所示的待测的soc芯片，根据本发明实施例的芯片验证系统建立仿真验证环境为例进行说明，图7示例性的示出了本发明实施例中验证soc芯片的可选结构示意图，其中，对应待测的soc芯片的pcs和phy模块，该芯片验证系统的接口模块可以为pcs和phy模块。
86.如图7所示，待测的soc芯片基于phy接口连接芯片验证系统，通过所述芯片验证系统构建所述待测的soc芯片的芯片验证环境。在待测的soc芯片具有验证需求时，芯片验证系统的配置模块可以通过一致性单元配置模型使用后门访问对片间一致性扩展单元(即图中芯片验证系统中的片间一致性扩展单元)的时序文件等进行快速初始化，并且，使用强制赋值force信号对pcs和phy模块(即图中芯片验证系统中的pcs和phy模块)的link时序配置寄存器，进而完成pcs和phy模块，以及片间一致性扩展单元的初始化，构建完成芯片验证环境，从而芯片验证系统的请求数据以及响应数据可以通过待测的soc芯片的phy接口传递进入待测的soc芯片的内部模块。
87.当待测的soc芯片作为master时，待测的soc芯片的内部模块向芯片验证环境发送请求数据，所述请求数据传递到芯片验证环境中的通用协议接口，由通用协议模型传输至配置模块内部，进而由验证响应序列模型对所述请求数据作出响应，其中，验证响应序列模型包含存储单元，存储单元能够保存接收到的写请求信息，若后期对待测的soc芯片的同一地址发送读请求数据，则可以从存储单元把数据读出来，从而创建读响应请求数据包，并返回至待测的soc芯片的内部模块。
88.当芯片验证环境作为master时，所述芯片验证环境需要发出请求，以访问待测的soc芯片的内部模块，所述芯片验证环境使用验证请求序列模型创建访问数据包，并将所述访问数据包由通用协议模型传输至通用协议接口，进而传输至待测的soc芯片的内部模块，由待测的soc芯片的内部模块作出响应。
89.需要说明的是，本发明实施例中待测的soc芯片的请求数据由芯片验证环境中的pcs和phy、片间一致性扩展单元至通用协议接口的传输过程与图2所示的辅助测试芯片的传输过程相同，在此不做过多赘述。
90.可以看出，本发明实施例的芯片验证方法中，直接通过配置模块配置接口模块和片间一致性扩展模块，为待测芯片提供仿真验证环境，进而基于所述仿真验证环境，验证所述待测芯片的通信功能，与通过配置另一辅助测试芯片以使得测试芯片与待测芯片互联，进而进行交互验证的方案相比较，不必再提供专门的辅助测试芯片，并避免了为使辅助测试芯片具有独立的数据处理能力所需的配置大量组件和时序的过程，以及，节约了编译仿真这些组件和时序的时间，从而提高了芯片的验证效率。
91.本发明实施例还提供一种芯片验证平台，所述芯片验证平台包括上述所述的芯片验证系统，以用于执行上述所述的芯片验证方法。
92.本发明实施例还提供一种存储介质，所述存储介质存储一条或多条计算机可执行
指令，所述一条或多条计算机可执行指令被执行时，实现如上述所述的芯片验证方法。
93.上文描述了本发明实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本发明实施例披露、公开的实施例方案。
94.虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。