半导体器件的制作方法、半导体器件以及晶体管与流程

1.本技术涉及半导体领域，具体而言，涉及一种半导体器件的制作方法、半导体器件以及晶体管。


背景技术：

2.因native mos（metal oxide semiconductor field effect transistor，金属氧化物半导体场效应晶体管）具有较小的开启电压，即只需要给一个很小的电压，器件就可以开启工作，主要在特定电路中使用。
3.目前，中压器件制程工艺的开发中，native mos（本征型金属氧化物半导体晶体管）的设计不需要额外的光罩，它与n /p 共享源区以及漏区的离子注入时的光罩，且与mv（中压）nldd（n lightly doped drain，n型轻掺杂漏极）/pldd（p型轻掺杂漏极）共享ldd（轻掺杂漏极）光罩，native nmos（本征型金属氧化物半导体n型晶体管）与hpd（高压p型漂移区）共享well（阱）光罩。
4.但是，由于目前native nmos和hpd是共享光罩，native nmos的well，即hpd浓度过大，导致native nmos的阈值电压较大，开启较慢，使得开启电压在0.5v左右（一般native mos的开启电压＜0.2v），达不到客户对于native mos器件要求。
5.另外，目前为了降低native mos的开启电压，一般采用降低native nmos well的掺杂量，即减少hpd的掺杂量，可达到降低开启电压的目的，比如，当hpd减少1/2时，开启电压可以降低到0.2v左右。
6.但是，如果通过降低hpd的掺杂量来实现降低开启电压的目的，就需要增加光罩，来达到native nmos的hpd和其他区域的hpd实现两种不同的注入浓度的目的，而增加光罩的同时会增加制程过程，提高制造成本。
7.在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。


技术实现要素：

8.本技术的主要目的在于提供一种半导体器件的制作方法、半导体器件以及晶体管，以解决现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题。
9.根据本发明实施例的一个方面，提供了一种半导体器件的制作方法，所述方法包括：提供基底，所述基底包括相邻的第一区域以及第二区域，其中，所述第一区域包括间隔设置的多个第一子区域以及间隔设置的多个第二子区域；对多个所述第一子区域以及所述第二区域进行第一预定处理，使得多个所述第一子区域形成第一掺杂区域，且所述第二区域的部分形成预备掺杂区域；对多个所述第二子区域以及所述预备掺杂区域进行第二预定处理，使得多个所述第二子区域形成第二掺杂区域，且所述预备掺杂区域形成目标掺杂区域，所述第一预定处理以及所述第二预定处理分别包括离子注入，所述第一预定处理与所
述第二预定处理的掺杂类型不同，且所述第一预定处理与所述第二预定处理的掺杂浓度不同；在所述基底的部分表面上形成第一器件层，得到第一器件，且在所述基底的部分表面上形成第二器件层，得到第二器件，其中，所述第一器件层在所述基底中的投影位于所述第一掺杂区域或者所述第二掺杂区域中，所述第二器件层在所述基底中的投影位于所述目标掺杂区域中。
10.可选地，对多个所述第一子区域以及所述第二区域进行第一预定处理，使得多个所述第一子区域形成第一掺杂区域，且所述第二区域的部分形成预备掺杂区域，包括：在所述基底的表面上形成第一掩膜层；以所述第一掩膜层为掩膜，通过所述第一预定处理，使得多个所述第一子区域形成所述第一掺杂区域，且部分所述第二区域形成所述预备掺杂区域。
11.可选地，对多个所述第二子区域以及所述预备掺杂区域进行第二预定处理，使得多个所述第二子区域形成第二掺杂区域，且所述预备掺杂区域形成目标掺杂区域，包括：在所述基底的表面上形成第二掩膜层；以所述第二掩膜层为掩膜，通过所述第二预定处理，使得多个所述第二子区域形成所述第二掺杂区域，且所述预备掺杂区域形成所述目标掺杂区域。
12.可选地，提供基底，包括：提供预备基底，且对所述预备基底进行热氧化处理，使得所述预备基底形成层叠的衬底以及氧化层，其中，所述衬底包括相邻的所述第一区域以及第一预备区域；至少对所述第一预备区域进行所述离子注入，得到预定阱区，使得所述第一预备区域形成所述第二区域，得到所述基底。
13.可选地，在所述基底的部分表面上形成第一器件层，得到第一器件，包括：在所述氧化层的部分裸露表面上形成第一栅极结构，所述第一栅极结构包括依次层叠的第一栅氧层以及第一栅极，所述第一栅极结构在所述基底中的投影覆盖一个所述第一掺杂区域或者一个所述第二掺杂区域；在所述第一栅极结构两侧的所述基底中分别形成第一源区以及第一漏区，得到所述第一器件。
14.可选地，在所述基底的部分表面上形成第二器件层，得到第二器件，包括：在所述氧化层的部分裸露表面上形成第二栅极结构，所述第二栅极结构包括依次层叠的第二栅氧层以及第二栅极，所述第二栅极结构在所述基底中的投影覆盖所述目标掺杂区域；在所述第二栅极结构两侧的所述基底中分别形成第二源区以及第二漏区，得到所述第二器件。
15.可选地，所述第一预定处理与所述第二预定处理中掺杂浓度较高的掺杂类型为预定类型，所述基底的掺杂类型与所述预定类型不同。
16.可选地，所述第一器件包括高压mos管，所述第二器件包括耗尽型mos管。
17.根据本发明实施例的另一方面，还提供了一种半导体器件，所述半导体器件为采用任一种所述的方法制作得到的。
18.根据本发明实施例的又一方面，还提供了一种晶体管，所述晶体管为采用任一种所述的方法制作得到的，或者为所述的半导体器件。
19.在本发明实施例中，所述半导体器件的制作方法中，首先，提供包括相邻的第一区域以及第二区域的基底，其中，所述第一区域包括间隔设置的多个第一子区域以及间隔设置的多个第二子区域；然后，对多个所述第一子区域以及所述第二区域进行第一预定处理，使得多个所述第一子区域形成第一掺杂区域，且使得所述第二区域的部分形成预备掺杂区
域；之后，对多个所述第二子区域以及所述预备掺杂区域进行第二预定处理，使得多个所述第二子区域形成第二掺杂区域，且所述预备掺杂区域形成目标掺杂区域，其中，所述第一预定处理以及所述第二预定处理分别包括离子注入，且所述第一预定处理与所述第二预定处理的掺杂类型不同，另外，所述第一预定处理与所述第二预定处理的掺杂浓度不同；最后，在所述基底的部分表面上形成第一器件层，得到第一器件，且在所述基底的部分表面上形成第二器件层，得到第二器件，其中，所述第一器件层在所述基底中的投影位于所述第一掺杂区域或者所述第二掺杂区域中，所述第二器件层在所述基底中的投影位于所述目标掺杂区域中。相比现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，本技术的所述半导体器件的制作方法，通过提供包括所述第一区域以及所述第二区域的所述基底，且所述第一区域包括多个间隔设置的所述第一子区域以及多个所述第二子区域，先通过对多个所述第一子区域以及所述第二区域进行所述第一预定处理，即进行离子注入，使得多个所述第一子区域以及所述第二区域分别形成所述第一掺杂区域以及预备掺杂区域，再通过对多个所述第二子区域以及所述预备掺杂区域进行所述第二预定处理，即进行另一种离子注入，使得多个所述第二子区域形成所述第二掺杂区域，同时所述预备掺杂区域形成所述目标掺杂区域，由于所述第一预定处理与所述第二预定处理的掺杂类型以及掺杂浓度均不同，使得所述第一区域中的不同区域形成不同掺杂类型的掺杂，且所述第二区域中的相同区域通过两种不同掺杂类型以及不同掺杂浓度的离子注入，使得所述第二区域中的两种掺杂类型可以部分中和，保证了得到的所述目标掺杂区域的掺杂浓度较小，由于所述目标掺杂区域的掺杂浓度与开启电压成正比，即较小的掺杂浓度保证了所述第二器件的开启电压较小，避免了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了所述半导体器件的开启电压较小，保证了所述半导体器件的性能较好。
附图说明
20.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：图1示出了根据本技术的实施例的半导体器件的制作方法流程示意图；图2示出了根据本技术的实施例的形成氧化层后得到的结构示意图；图3示出了根据本技术的实施例的基底的结构示意图；图4示出了根据本技术的实施例的形成第一掩膜层后得到的结构示意图；图5示出了根据本技术的实施例的形成第一掺杂区域以及预备掺杂区域后得到的结构示意图；图6示出了根据本技术的实施例的去除第一掩膜层后得到的结构示意图；图7示出了根据本技术的实施例的形成第二掩膜层后得到的结构示意图；图8示出了根据本技术的实施例的形成第二掺杂区域以及目标掺杂区域后得到的结构示意图；图9示出了根据本技术的实施例的去除第二掩膜层后得到的结构示意图；图10示出了根据本技术的实施例的形成第一栅极结构以及第二栅极结构后得到的结构示意图；图11示出了根据本技术的实施例的形成源区以及漏区后得到的结构示意图；
图12示出了根据本技术的实施例的半导体器件与现有技术中器件的开启电压对比示意图。
21.其中，上述附图包括以下附图标记：10、基底；20、第一掩膜层；30、第二掩膜层；40、第一栅极结构；50、第二栅极结构；101、第一区域；102、第二区域；103、第一掺杂区域；104、预备掺杂区域；105、第二掺杂区域；106、目标掺杂区域；107、衬底；108、第一预备区域；109、预定阱区；110、第一源区；111、第一漏区；112、第二源区；113、第二漏区；114、氧化层；401、第一栅氧层；402、第一栅极；501、第二栅氧层；502、第二栅极。
具体实施方式
22.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
23.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
24.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
25.应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
26.正如背景技术中所说的，现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，为了解决上述问题，本技术的一种典型的实施方式中，提供了一种半导体器件的制作方法、半导体器件以及晶体管。
27.根据本技术的实施例，提供了一种半导体器件的制作方法。
28.图1是根据本技术实施例的半导体器件的制作方法的流程图。如图1所示，该方法包括以下步骤：步骤s101，如图3所示，提供基底10，上述基底10包括相邻的第一区域101以及第二区域102，其中，上述第一区域101包括间隔设置的多个第一子区域以及间隔设置的多个第二子区域；步骤s102，如图5所示，对多个上述第一子区域以及上述第二区域102进行第一预定处理，使得多个上述第一子区域形成第一掺杂区域103，且上述第二区域102的部分形成预备掺杂区域104；
步骤s103，如图5至图8所示，对多个上述第二子区域以及上述预备掺杂区域104进行第二预定处理，使得多个上述第二子区域形成第二掺杂区域105，且上述预备掺杂区域104形成目标掺杂区域106，上述第一预定处理以及上述第二预定处理分别包括离子注入，上述第一预定处理与上述第二预定处理的掺杂类型不同，且上述第一预定处理与上述第二预定处理的掺杂浓度不同；步骤s104，在上述基底的部分表面上形成第一器件层，得到第一器件，且在上述基底的部分表面上形成第二器件层，得到第二器件，其中，上述第一器件层在上述基底中的投影位于上述第一掺杂区域或者上述第二掺杂区域中，上述第二器件层在上述基底中的投影位于上述目标掺杂区域中。
29.上述半导体器件的制作方法中，首先，提供包括相邻的第一区域以及第二区域的基底，其中，上述第一区域包括间隔设置的多个第一子区域以及间隔设置的多个第二子区域；然后，对多个上述第一子区域以及上述第二区域进行第一预定处理，使得多个上述第一子区域形成第一掺杂区域，且使得上述第二区域的部分形成预备掺杂区域；之后，对多个上述第二子区域以及上述预备掺杂区域进行第二预定处理，使得多个上述第二子区域形成第二掺杂区域，且上述预备掺杂区域形成目标掺杂区域，其中，上述第一预定处理以及上述第二预定处理分别包括离子注入，且上述第一预定处理与上述第二预定处理的掺杂类型不同，另外，上述第一预定处理与上述第二预定处理的掺杂浓度不同；最后，在上述基底的部分表面上形成第一器件层，得到第一器件，且在上述基底的部分表面上形成第二器件层，得到第二器件，其中，上述第一器件层在上述基底中的投影位于上述第一掺杂区域或者上述第二掺杂区域中，上述第二器件层在上述基底中的投影位于上述目标掺杂区域中。相比现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，本技术的上述半导体器件的制作方法，通过提供包括上述第一区域以及上述第二区域的上述基底，且上述第一区域包括多个间隔设置的上述第一子区域以及多个上述第二子区域，先通过对多个上述第一子区域以及上述第二区域进行上述第一预定处理，即进行离子注入，使得多个上述第一子区域以及上述第二区域分别形成上述第一掺杂区域以及预备掺杂区域，再通过对多个上述第二子区域以及上述预备掺杂区域进行上述第二预定处理，即进行另一种离子注入，使得多个上述第二子区域形成上述第二掺杂区域，同时上述预备掺杂区域形成上述目标掺杂区域，由于上述第一预定处理与上述第二预定处理的掺杂类型以及掺杂浓度均不同，使得上述第一区域中的不同区域形成不同掺杂类型的掺杂，且上述第二区域中的相同区域通过两种不同掺杂类型以及不同掺杂浓度的离子注入，使得上述第二区域中的两种掺杂类型可以部分中和，保证了得到的上述目标掺杂区域的掺杂浓度较小，由于上述目标掺杂区域的掺杂浓度与开启电压成正比，即较小的掺杂浓度保证了上述第二器件的开启电压较小，避免了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了上述半导体器件的开启电压较小，保证了上述半导体器件的性能较好。
30.现有技术中，为了可以在同一个衬底上形成高压晶体管以及耗尽型晶体管，且由于耗尽型晶体管需要较小的开启电压，高压晶体管需要较高的开启电压，另外，由于掺杂区域的掺杂浓度与开启电压成正比，现有技术中为了形成耗尽型晶体管中掺杂浓度较小的掺杂区域，会先对耗尽型晶体管进行较低浓度的掺杂，然后通过掩膜板覆盖较小浓度的掺杂区域，再对其他区域进行较高浓度的掺杂，可以达到相同衬底上形成两种开启电压的器件，
但是，在此过程中，会由于增加一个掩膜板，导致制作成本较高，而本技术的上述半导体器件的制作方法，是在同一个区域进行两种不同类型的掺杂，得到掺杂浓度较小的区域，进而达到在一个衬底上形成不同开启电压的两种器件，且在制作的过程中，由于是同一个区域进行两种掺杂，会减小一个掩膜板，解决了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了上述半导体器件的制作成本较低。
31.一种具体的实施例中，在上述基底为n型的情况下，可以分为两种情况，第一种，上述第一预定处理的离子注入的掺杂类型为n，上述第二预定处理的离子注入的掺杂类型为p，且上述第二预定处理的掺杂浓度大于上述第一预定处理的掺杂浓度；第二种，上述第一预定处理的离子注入的掺杂类型为p，上述第二预定处理的离子注入的掺杂类型为n，且上述第一预定处理的掺杂浓度大于上述第二预定处理的掺杂浓度，且得到的晶体管为p型晶体管。更为具体地，会先进行能量较大的离子注入，再进行能量较小的离子注入。
32.具体地，p型掺杂主要是通过掺杂三价杂质元素来实现，比如硼或者镓，n型掺杂主要是通过掺杂五价杂质元素来实现，比如磷或者砷。
33.另外，在上述基底为p型的情况下，也可以分为以下两种情况，第一种，上述第一预定处理的离子注入的掺杂类型为p，上述第二预定处理的离子注入的掺杂类型为n，且上述第二预定处理的掺杂浓度大于上述第一预定处理的掺杂浓度；第二种，上述第一预定处理的离子注入的掺杂类型为n，上述第二预定处理的离子浓度的掺杂类型为p，且上述第一预定处理的掺杂浓度大于上述第二预定处理的掺杂浓度，且得到的晶体管为n型晶体管。
34.具体地，一个上述第一子区域与两个上述第二子区域相邻，即多个上述第一子区域与多个上述第二子区域一一对应设置。
35.根据本技术的一种具体实施例，对多个上述第一子区域以及上述第二区域进行第一预定处理，使得多个上述第一子区域形成第一掺杂区域，且上述第二区域的部分形成预备掺杂区域，包括：如图4所示，在上述基底10的表面上形成第一掩膜层20；如图5所示，以上述第一掩膜层20为掩膜，通过上述第一预定处理，使得多个上述第一子区域形成上述第一掺杂区域103，且部分上述第二区域102形成上述预备掺杂区域104。通过在上述基底的表面上形成上述第一掩膜层，使得上述第一子区域以及部分上述第二区域对应的上述氧化层裸露，再通过以上述第一掩膜层为掩膜，对多个上述第一子区域以及上述第二区域进行离子注入，得到上述第一掺杂区域以上述预备掺杂区域，保证了可以通过较为简单的工艺形成上述第一掺杂区域以及上述预备掺杂区域，保证了上述半导体器件的制作工艺较为简单。
36.具体地，如图6所示，在形成上述第一掺杂区域103以及上述预备掺杂区域104后，上述方法还包括：去除上述第一掩膜层，得到如图6所示的结构。
37.为了进一步保证上述半导体器件的制作成本较低以及性能较好，根据本技术的另一种具体实施例，对多个上述第二子区域以及上述预备掺杂区域进行第二预定处理，使得多个上述第二子区域形成第二掺杂区域，且上述预备掺杂区域形成目标掺杂区域，包括：如图7所示，在上述基底10的表面上形成第二掩膜层30；如图8所示，以上述第二掩膜层30为掩膜，通过上述第二预定处理，使得多个上述第二子区域形成上述第二掺杂区域105，且上述预备掺杂区域形成上述目标掺杂区域106。通过在上述基底的表面上形成上述第二掩膜层，使得多个上述第二子区域以及上述预备掺杂区域对应的上述氧化层裸露，再通过以上述第二掩膜层为掩膜，对多个上述第二子区域以及上述预备掺杂区域进行离子注入，得到多个
上述第二掺杂区域以及上述目标掺杂区域，即在原上述预备掺杂区域的基础上进行第二种类型以及浓度的掺杂，实现两种掺杂的部分中和，保证了上述目标掺杂区域的掺杂浓度较小，进一步保证了上述目标掺杂区域形成的上述第二器件的开启电压较小，进一步保证了上述半导体器件的性能较好。
38.具体地，如图9所示，在形成上述第二掺杂区域105以及上述目标掺杂区域106后，上述方法还包括：去除上述第二掩膜层，得到如图9所示的结构。
39.另外，由于在原上述预备掺杂区域的基础上进行上述第二预定处理，即减少了现有技术中对上述预备掺杂区域的掩膜板，进一步保证了上述半导体器件的制作成本较低。
40.根据本技术的又一种具体实施例，提供基底，包括：如图2所示，提供预备基底，且对上述预备基底进行热氧化处理，使得上述预备基底形成层叠的衬底107以及氧化层114，其中，上述衬底107包括相邻的上述第一区域101以及第一预备区域108；如图3所示，至少对上述第一预备区域进行上述离子注入，得到预定阱区109，使得上述第一预备区域形成上述第二区域102，得到上述基底10。通过提供包括上述第一区域以及上述第一预备区域的上述预备基底，再通过对上述第一预备区域进行上述离子注入，得到上述预定阱区，使得上述第一预备区域形成上述第二区域，使得后续可以在上述第一区域以及上述第二区域的基础上形成两种不同开启电压的上述第一器件以及上述第二器件，进一步保证了上述半导体器件的性能较好。
41.当然，不仅上述第二区域可以包括上述预定阱区，上述第一区域也可以包括上述预定阱区，具体根据实际需要制作。
42.为了进一步保证上述半导体器件的性能较好，根据本技术的一种具体实施例，在上述基底的部分表面上形成第一器件层，得到第一器件，包括：如图10所示，在上述氧化层114的部分裸露表面上形成第一栅极结构40，上述第一栅极结构40包括依次层叠的第一栅氧层401以及第一栅极402，上述第一栅极结构40在上述基底10中的投影覆盖一个上述第一掺杂区域103或者一个上述第二掺杂区域105；如图11所示，在上述第一栅极结构40两侧的上述基底中分别形成第一源区110以及第一漏区111，得到上述第一器件。通过在上述氧化层的部分裸露表面上形成上述第一栅氧层以及上述第一栅极，且包括上述第一栅氧层以及上述第一栅极的上述第一栅极结构在上述基底中的投影，覆盖一个上述第一掺杂区域或者一个上述第二掺杂区域，再通过形成上述第一源区以及上述第二漏区，保证了上述第一器件可以实现其性能，进一步保证了上述第一器件的性能较好。
43.当然，上述第一器件不止包括上述第一栅极结构、上述第一源区以及上述第一漏区，还至少包括第一侧墙结构以及多个第一隔离墙，其中，上述第一侧墙结构覆盖上述第一栅极结构的侧壁，上述第一隔离墙位于上述基底中，用于起到隔离作用。
44.为了进一步保证上述半导体器件的性能较好，根据本技术的另一种具体实施例，在上述基底的部分表面上形成第二器件层，得到第二器件，包括：如图10所示，在上述氧化层114的部分裸露表面上形成第二栅极结构50，上述第二栅极结构50包括依次层叠的第二栅氧层501以及第二栅极502，上述第二栅极结构50在上述基底中的投影覆盖上述目标掺杂区域106；如图11所示，在上述第二栅极结构50两侧的上述基底中分别形成第二源区112以及第二漏区113，得到上述第二器件。通过在上述氧化层的部分裸露表面上形成上述第二栅极结构，且上述第二栅极结构包括上述第二栅氧层以及上述第二栅极，以及上述第二栅极
结构在上述基底中的投影覆盖上述目标掺杂区域，再通过形成上述第二源区以及上述第二漏区，得到上述第二器件，即上述第二器件对应的上述目标掺杂区域的掺杂浓度较低，保证了上述第二器件的开启电压较小，进一步保证了上述第二器件的性能较好。
45.当然，上述第二器件不止包括上述第二栅极结构、上述第二源区以及上述第二漏区，还至少包括第二侧墙结构以及多个第二隔离墙，其中，上述第二侧墙结构覆盖上述第二栅极结构的侧壁，上述第二隔离墙位于上述基底中，起到隔离作用。
46.根据本技术的又一种具体实施例，上述第一预定处理与上述第二预定处理中掺杂浓度较高的掺杂类型为预定类型，上述基底的掺杂类型与上述预定类型不同。由于上述第一预定处理与上述第二预定处理中掺杂浓度较高的掺杂类型为上述预定类型，且上述基底的掺杂类型与上述预定类型不同，使得可以得到开启电压较小的耗尽型晶体管，进一步保证了上述半导体器件的性能较好。
47.具体地，在上述预定类型为n的情况下，上述基底为p型基底，得到的上述器件为n型器件；在上述预定类型为p的情况下，上述基底为n型基底，得到的上述器件为p型器件。
48.根据本技术的一种具体实施例，上述第一器件包括高压mos管，上述第二器件包括耗尽型mos管。
49.具体地，上述第二器件的开启电压小于上述第一器件的开启电压，即在相同基底上形成开启电压不同的两种器件，当然，还可以通过控制掺杂浓度，得到多种开启电压的多个器件。
50.一种具体的实施例中，上述耗尽型晶体管的开启电压一般要求小于0.2v，现有技术中，如果不使用上述半导体器件的制作方法，直接制作得到的器件的开启电压一般为0.5v左右，如果通过增加掩膜板，即通过将掺杂浓度减小一般，那么开启电压会在0.2v左右，但是制作成本较高，而本技术的上述半导体器件的制作方法，通过在相同的上述第二区域进行两种不同类型的掺杂，使得在减少掩膜板的基础上，保证了上述第二器件的开启电压小于0.1v，保证了上述第二器件的开启电压较小，同时保证了上述第二器件的制作成本较低。
51.图12示出了不同工艺条件下的阈值电压和饱和电流的关系，其中，base为现有技术的native mos，hpd hnd为本技术的半导体器件，hpd-1/2为现有技术native mos中的hpd浓度减少一半得到的器件，hpd-1/3为现有技术native mos中的hpd浓度减少三分之一得到的器件，如图12所示，本技术的上述半导体器件的制作方法得到的耗尽型晶体管的开启电压小于0.1v，现有技术中通过直接减少掺杂浓度得到的器件的开启电压均大于0.2v，且开启电压与掺杂浓度成正比。
52.本技术实施例还提供了一种半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。
53.上述的半导体器件为采用任一种上述的方法制作得到的，相比现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，本技术的上述半导体器件，通过提供包括上述第一区域以及上述第二区域的上述基底，且上述第一区域包括多个间隔设置的上述第一子区域以及多个上述第二子区域，先通过对多个上述第一子区域以及上述第二区域进行上述第一预定处理，即进行离子注入，使得多个上述第一子区域以及上述第二区域分别形成上述第一掺杂区域以及预备掺杂区域，再通过对多个上述第二子区域以及上述预备掺杂
区域进行上述第二预定处理，即进行另一种离子注入，使得多个上述第二子区域形成上述第二掺杂区域，同时上述预备掺杂区域形成上述目标掺杂区域，由于上述第一预定处理与上述第二预定处理的掺杂类型以及掺杂浓度均不同，使得上述第一区域中的不同区域形成不同掺杂类型的掺杂，且上述第二区域中的相同区域通过两种不同掺杂类型以及不同掺杂浓度的离子注入，使得上述第二区域中的两种掺杂类型可以部分中和，保证了得到的上述目标掺杂区域的掺杂浓度较小，由于上述目标掺杂区域的掺杂浓度与开启电压成正比，即较小的掺杂浓度保证了上述第二器件的开启电压较小，避免了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了上述半导体器件的开启电压较小，保证了上述半导体器件的性能较好。
54.本技术实施例还提供了一种晶体管，上述晶体管为采用任一种上述的方法制作得到的，或者为上述的半导体器件。
55.上述的晶体管为采用任一种上述的方法制作得到的，或者为上述的半导体器件。相比现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，本技术的上述晶体管，通过提供包括上述第一区域以及上述第二区域的上述基底，且上述第一区域包括多个间隔设置的上述第一子区域以及多个上述第二子区域，先通过对多个上述第一子区域以及上述第二区域进行上述第一预定处理，即进行离子注入，使得多个上述第一子区域以及上述第二区域分别形成上述第一掺杂区域以及预备掺杂区域，再通过对多个上述第二子区域以及上述预备掺杂区域进行上述第二预定处理，即进行另一种离子注入，使得多个上述第二子区域形成上述第二掺杂区域，同时上述预备掺杂区域形成上述目标掺杂区域，由于上述第一预定处理与上述第二预定处理的掺杂类型以及掺杂浓度均不同，使得上述第一区域中的不同区域形成不同掺杂类型的掺杂，且上述第二区域中的相同区域通过两种不同掺杂类型以及不同掺杂浓度的离子注入，使得上述第二区域中的两种掺杂类型可以部分中和，保证了得到的上述目标掺杂区域的掺杂浓度较小，由于上述目标掺杂区域的掺杂浓度与开启电压成正比，即较小的掺杂浓度保证了上述第二器件的开启电压较小，避免了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了上述半导体器件的开启电压较小，保证了上述半导体器件的性能较好。
56.在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
57.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：1）、本技术的上述半导体器件的制作方法中，首先，提供包括相邻的第一区域以及第二区域的基底，其中，上述第一区域包括间隔设置的多个第一子区域以及间隔设置的多个第二子区域；然后，对多个上述第一子区域以及上述第二区域进行第一预定处理，使得多个上述第一子区域形成第一掺杂区域，且使得上述第二区域的部分形成预备掺杂区域；之后，对多个上述第二子区域以及上述预备掺杂区域进行第二预定处理，使得多个上述第二子区域形成第二掺杂区域，且上述预备掺杂区域形成目标掺杂区域，其中，上述第一预定处理以及上述第二预定处理分别包括离子注入，且上述第一预定处理与上述第二预定处理的掺杂类型不同，另外，上述第一预定处理与上述第二预定处理的掺杂浓度不同；最后，在上述基底的部分表面上形成第一器件层，得到第一器件，且在上述基底的部分表面上形成第二器件层，得到第二器件，其中，上述第一器件层在上述基底中的投影位于上述第一掺杂区
域或者上述第二掺杂区域中，上述第二器件层在上述基底中的投影位于上述目标掺杂区域中。相比现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，本技术的上述半导体器件的制作方法，通过提供包括上述第一区域以及上述第二区域的上述基底，且上述第一区域包括多个间隔设置的上述第一子区域以及多个上述第二子区域，先通过对多个上述第一子区域以及上述第二区域进行上述第一预定处理，即进行离子注入，使得多个上述第一子区域以及上述第二区域分别形成上述第一掺杂区域以及预备掺杂区域，再通过对多个上述第二子区域以及上述预备掺杂区域进行上述第二预定处理，即进行另一种离子注入，使得多个上述第二子区域形成上述第二掺杂区域，同时上述预备掺杂区域形成上述目标掺杂区域，由于上述第一预定处理与上述第二预定处理的掺杂类型以及掺杂浓度均不同，使得上述第一区域中的不同区域形成不同掺杂类型的掺杂，且上述第二区域中的相同区域通过两种不同掺杂类型以及不同掺杂浓度的离子注入，使得上述第二区域中的两种掺杂类型可以部分中和，保证了得到的上述目标掺杂区域的掺杂浓度较小，由于上述目标掺杂区域的掺杂浓度与开启电压成正比，即较小的掺杂浓度保证了上述第二器件的开启电压较小，避免了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了上述半导体器件的开启电压较小，保证了上述半导体器件的性能较好。
58.2）、本技术的上述的半导体器件为采用任一种上述的方法制作得到的，相比现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，本技术的上述半导体器件，通过提供包括上述第一区域以及上述第二区域的上述基底，且上述第一区域包括多个间隔设置的上述第一子区域以及多个上述第二子区域，先通过对多个上述第一子区域以及上述第二区域进行上述第一预定处理，即进行离子注入，使得多个上述第一子区域以及上述第二区域分别形成上述第一掺杂区域以及预备掺杂区域，再通过对多个上述第二子区域以及上述预备掺杂区域进行上述第二预定处理，即进行另一种离子注入，使得多个上述第二子区域形成上述第二掺杂区域，同时上述预备掺杂区域形成上述目标掺杂区域，由于上述第一预定处理与上述第二预定处理的掺杂类型以及掺杂浓度均不同，使得上述第一区域中的不同区域形成不同掺杂类型的掺杂，且上述第二区域中的相同区域通过两种不同掺杂类型以及不同掺杂浓度的离子注入，使得上述第二区域中的两种掺杂类型可以部分中和，保证了得到的上述目标掺杂区域的掺杂浓度较小，由于上述目标掺杂区域的掺杂浓度与开启电压成正比，即较小的掺杂浓度保证了上述第二器件的开启电压较小，避免了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了上述半导体器件的开启电压较小，保证了上述半导体器件的性能较好。
59.3）、本技术的上述的晶体管为采用任一种上述的方法制作得到的，或者为上述的半导体器件。相比现有技术中的耗尽型晶体管的开启电压较大以及成本较高的问题，本技术的上述晶体管，通过提供包括上述第一区域以及上述第二区域的上述基底，且上述第一区域包括多个间隔设置的上述第一子区域以及多个上述第二子区域，先通过对多个上述第一子区域以及上述第二区域进行上述第一预定处理，即进行离子注入，使得多个上述第一子区域以及上述第二区域分别形成上述第一掺杂区域以及预备掺杂区域，再通过对多个上述第二子区域以及上述预备掺杂区域进行上述第二预定处理，即进行另一种离子注入，使得多个上述第二子区域形成上述第二掺杂区域，同时上述预备掺杂区域形成上述目标掺杂区域，由于上述第一预定处理与上述第二预定处理的掺杂类型以及掺杂浓度均不同，使得
上述第一区域中的不同区域形成不同掺杂类型的掺杂，且上述第二区域中的相同区域通过两种不同掺杂类型以及不同掺杂浓度的离子注入，使得上述第二区域中的两种掺杂类型可以部分中和，保证了得到的上述目标掺杂区域的掺杂浓度较小，由于上述目标掺杂区域的掺杂浓度与开启电压成正比，即较小的掺杂浓度保证了上述第二器件的开启电压较小，避免了现有技术中耗尽型晶体管的开启电压较大以及成本较高的问题，保证了上述半导体器件的开启电压较小，保证了上述半导体器件的性能较好。
60.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。