半导体装置的制作方法

1.本发明的一个方式涉及一种半导体装置。
2.注意，本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。
3.注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。因此，晶体管或二极管等半导体元件和包括半导体元件的电路是半导体装置。另外，显示装置、发光装置、照明装置、电光装置、通信装置及电子设备等有时包括半导体元件或半导体电路。由此，显示装置、发光装置、照明装置、电光装置、摄像装置、通信装置以及电子设备等也有时被称为半导体装置。


背景技术：

4.近年来，利用人的生物特征，例如，指纹、掌纹、静脉图样、声纹、虹膜图样、视网膜图样、脸形状、体形等生物信息的识别装置的研究开发日益火热。例如，在银行的atm等，利用静脉图样的静脉识别装置得到实用化。此外，在专利文献1中公开了可以进行指纹识别的智能手机等电子设备。[先行技术文献][专利文献]
[0005]
[专利文献1]日本专利申请公开第2019-79415号公报


技术实现要素：

发明所要解决的技术问题
[0006]
因为生物信息难以伪造，利用生物信息的识别装置可以实现高精度的识别。另一方面，在起因于伤病或老化等生物信息变化时，有可能难以识别个体。
[0007]
本发明的一个方式的目的之一是提供一种能够植入生物的半导体装置。另外，提供一种能够进行高精度的个体识别的半导体装置。另外，提供一种可靠性高的半导体装置。另外，提供一种功耗低的半导体装置。另外，提供一种新颖的半导体装置。
[0008]
注意，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，上述以外的目的可明显从说明书、附图及权利要求书等的记载看出，且可以从说明书、附图及权利要求书等的记载中抽出上述以外的目的。解决技术问题的手段
[0009]
本发明的一个方式是一种能够植入生物的半导体装置，包括：通信部；控制部；存储部；运算部；以及传感器部，存储部具有保持识别信息的功能，运算部具有保持第一信息的功能及使用第一信息及从传感器部供应的第二信息生成第三信息的功能，控制部具有对应于通过通信部输入的信号将识别信息和第三信息中的一方或双方通过通信部输出到外部的功能，运算部包括在沟道形成区域中包含氧化物半导体的晶体管。
[0010]
氧化物半导体优选包含铟和锌中的至少一方或双方。
[0011]
运算部可以具有进行积和运算的功能。例如，第一信息为权重信息。此外，根据本发明的一个方式的半导体装置优选被覆盖材料覆盖。发明效果
[0012]
根据本发明的一个方式，可以提供一种能够植入生物的半导体装置。另外，可以提供一种能够进行高精度的个体识别的半导体装置。另外，可以提供一种可靠性高的半导体装置。另外，可以提供一种功耗低的半导体装置。另外，可以提供一种新颖的半导体装置。
[0013]
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，上述以外的效果可明显从说明书、附图及权利要求书等的记载看出，且可以从说明书、附图及权利要求书等的记载中抽出上述以外的效果。附图简要说明
[0014]
图1a是半导体装置100的立体图。图1b及图1c是说明半导体装置100的使用例子的图。图2a、图2b、图2c、图2d、图2e是说明半导体装置100的使用例子的图。图3是说明通信部的结构的方框图。图4是说明半导体装置的结构例子的方框图。图5a及图5b是说明半导体装置的结构例子的图。图6a及图6b是说明存储电路的结构例子的图。图7是说明运算电路的结构例子的图。图8是说明半导体装置的工作例子的图。图9是说明cpu的结构例子的图。图10a及图10b是说明cpu的结构例子的图。图11是说明cpu的结构例子的图。图12是说明半导体装置的结构例子的图。图13a、图13b是说明晶体管的结构例子的图。实施发明的方式
[0015]
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。
[0016]
另外，为了便于理解，有时在附图等中示出的各构成要素的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明不一定局限于附图等所公开的位置、尺寸、范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。
[0017]
(实施方式1)对根据本发明的一个方式的半导体装置100进行说明。图1a是能够植入生物的半导体装置100的立体外观图。半导体装置100包括通信部110、运算部120、控制部130、存储部140及传感器部150。此外，半导体装置100被覆盖材料190覆盖。
[0018]
通信部110具有以无线通信接收从外部装置(未图示)传送的信号并向外部装置发送信号的功能。此外，通信部110具有接收从外部装置以非接触方式供应的电力的功能。
[0019]
另外，也可以在半导体装置100设置有电池。电池具有储存半导体装置100的工作所需的电力的功能及供应该工作所需的电力的功能。作为电池，可以使用一次电池或二次电池。此外，作为该二次电池也可以使用例如锂离子二次电池。
[0020]
运算部120包括运算电路121及存储电路122。运算电路121具有使用存储电路122中的信息进行运算处理的功能。此外，运算电路121具有使用存储电路122中的信息及传感器部150取得的信息进行运算处理的功能。此外，运算电路121具有使用存储部140中的信息进行运算处理的功能。运算结果保持在存储部140。
[0021]
存储部140具有保持半导体装置100的识别信息的功能。此外，存储部140具有储存关于半导体装置100的工作的程序或参数的功能。作为存储部140，可以使用dram(dynamic random access memory)、sram(static random access memory)等ram(random access memory)或rom(read only memory)等非易失性存储器。存储部140的至少一部分优选是能够改写的存储器。
[0022]
控制部130具有控制通信部110、运算部120、存储部140及传感器部150的工作的功能。控制部130具有将从传感器部150等供应的模拟信号转换为数字信号的功能。控制部130具有对应于从外部装置通过通信部110被供应的信号将识别信息及/或运算结果等发送到外部装置的功能。
[0023]
作为传感器部150，可以使用能够检测各种信息的传感器。例如，传感器部150可以具有检测温度、振动、压力、倾斜度、加速度、氧浓度、化学物质等中至少一个的功能。此外，传感器部150也可以具有将模拟信号转换为数字信号的功能。
[0024]
半导体装置100优选被覆盖材料190覆盖。通过使用覆盖材料190，可以在植入生物之后也不容易产生炎症反应或变态反应等。此外，通过由覆盖材料190覆盖半导体装置100，可以防止与被植入的部位邻接的血管或神经组织等生物的损伤。作为用于覆盖材料190的材料，可以举出生物相容性玻璃、硅树脂及氟树脂等高分子材料。
[0025]
图1b及图1c是示出将半导体装置100植入生物10的状态的示意图。图1b示出在生物10的拇指与食指之间的皮下植入半导体装置100的情况。图1c示出在生物10的颈部的皮下植入半导体装置100的情况。
[0026]
由于植入生物10的半导体装置100可以取得生物10的体温或心律等生物信息。此外，通过给半导体装置100添加生物10固有的识别信息，可以将半导体装置100用作个人识别证(例如，个人号码卡(个人编号卡)等)、驾驶证、健康保险证、护照、现金卡、信用卡等。
[0027]
例如，如图2a所示，通过使植入生物10的半导体装置100重叠于外部设备900，可以读出生物10的信息。外部设备900具有将信号发送到半导体装置100的功能及接收从半导体装置100传送的信号的功能。外部设备900被用作读出器/写入器。
[0028]
此外，半导体装置100可以植入各种生物。例如图2b至图2e所示，可以植入生物21、生物22、生物23、生物24等。通过使用半导体装置100，可以防止生物21至生物24的盗窃、掌握生物21至生物24的活动、管理生物21至生物24的健康状态等。
[0029]
《《通信部110》》图3是说明通信部110的结构的方框图。通信部110包括rf电路111及数据处理电路
117。此外，rf电路111包括谐振电路112、电源电路113、时钟发生电路114、解调电路115、调制电路116。
[0030]
谐振电路112与电源电路113、时钟发生电路114、解调电路115及调制电路116连接。谐振电路112具有将从外部设备发射的电磁波转换为交流信号的功能。该信号包含工作指令等的信息。电源电路113具有根据该信号生成用于半导体装置100的工作的电力的功能。时钟发生电路114具有根据该信号生成半导体装置100的工作所需的同步信号的功能。解调电路115具有从该信号抽出工作指令等的信息的功能。
[0031]
数据处理电路117具有从解调电路115所抽出的信息抽出指令，将其传送到控制部130的功能。此外，数据处理电路117具有将控制部130所供应的信号供应到调制电路116的功能。调制电路116具有将控制部130所供应的信号与载波混合的功能。此外，谐振电路112具有将在调制电路116所混合的信号发送到外部的功能。
[0032]
《《运算部120》》对可用于运算部120的半导体装置300进行说明。此外，后述的运算电路360相当于运算部120的运算电路121。后述的存储电路350相当于运算部120的存储电路122。
[0033]
在本实施方式中说明的半导体装置300具有优异的运算效率，是能够以极低功耗进行工作的半导体装置。换言之，半导体装置300是可用作有可能模仿人脑的功能的计算机(也称为brain morphic computer：bmc)的半导体装置。
[0034]
《方框图》图4示出说明半导体装置300的结构的方框图。半导体装置300包括cpu310、总线320及加速器330。cpu310包括cpu核心311及备份电路312。除了多个运算块331以外，加速器330还包括用来控制运算块331间的数据的输入输出的控制部332。
[0035]
cpu310具有进行通用处理的功能，例如执行操作系统、控制数据、执行各种运算或程序等。cpu310包括cpu核心311。cpu核心311相当于一个或多个cpu核心。
[0036]
此外，cpu310包括即使电源电压停止供应也能够保持cpu核心311内的数据的备份电路312。通过使用电源开关等电离开电源域，可以控制电源电压的供应。此外，电源电压有时被称为驱动电压。
[0037]
例如，备份电路312优选为包括os晶体管的os存储器。此外，os存储器是指nosram等包括在沟道形成区域中包含氧化物半导体的晶体管(os晶体管)的存储器。另外，“nosram(注册商标)”是“nonvolatile oxide semiconductorram”的简称。
[0038]
作为应用于os晶体管的金属氧化物，有zn氧化物、zn-sn氧化物、ga-sn氧化物、in-ga氧化物、in-zn氧化物及in-m-zn氧化物(m为ti、ga、y、zr、la、ce、nd、sn或hf)等。尤其是在将使用ga作为m的金属氧化物用于os晶体管的情况下，优选调整元素比例，由此可以形成场效应迁移率等电特性优良的晶体管。此外，包含铟和锌的氧化物也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
[0039]
为了提高os晶体管的可靠性、电特性，用于半导体层的金属氧化物优选为caac-os、cac-os、nc-os等的具有结晶部的金属氧化物。caac-os是c-axis-aligned crystalline oxide semiconductor的简称。cac-os是cloud-aligned composite oxide semiconductor的简称。nc-os是nanocrystalline oxide semiconductor的简称。
[0040]
os晶体管在关闭状态下流过源极与漏极间的电流，即，泄漏电流极小。nosram可以
通过利用泄漏电流极小这一特性将对应于数据的电荷保持在存储电路内而被用作非易失性存储器。尤其是，nosram能够以不破坏所保持的数据的方式进行读出(非破坏读出)，因此适用于反复进行多次数据读出工作的神经网络的积和运算的并行处理。
[0041]
用作氧化物半导体的金属氧化物带隙为2.5ev以上，所以os晶体管具有极小的关态电流(off-state current)。作为一个例子，可以将源极与漏极间的电压为3.5v且室温(25℃)下的每沟道宽度1μm的关态电流设定为低于1
×
10-20
a、低于1
×
10-22
a或低于1
×
10-24
a。因此，在os存储器中，通过os晶体管从保持节点泄漏的电荷量极少。由此，os存储器可以被用作非易失性存储电路，所以可以进行cpu310的电源门控。
[0042]
由os晶体管构成的备份电路312可以与可由在沟道形成区域中包含硅的晶体管(si晶体管)构成的cpu核心311层叠而设置。备份电路312的面积小于cpu核心311的面积，因此可以在不导致电路面积增加的情况下将备份电路312配置在cpu核心311上。备份电路312具有保持cpu核心311所具有的寄存器的数据的功能。备份电路312也称为数据保持电路。此外，si晶体管的包括沟道形成区域的半导体层可以为单晶半导体，也可以为多晶半导体。
[0043]
控制部332在内部具有sram等存储电路。控制部332将从多个运算块331获得的输出数据保持在存储电路。然后，将在存储电路所保持的输出数据输出到多个半导体装置。通过采用该结构，可以利用多个半导体装置进行并行数多的并行计算。
[0044]
总线320电连接cpu310和加速器330。也就是说，cpu310与加速器330可以通过总线320进行数据传送。
[0045]
《运算块》上述的加速器330执行从主程序中调用出来的程序(也称为内核或内核程序)。加速器330可以进行图像处理中的行列运算的并行处理、神经网络的积和运算的并行处理、科学计算中的浮点运算的并行处理等。在此，对加速器330中并行进行多个数据的运算处理(并行处理)的运算块331的结构例子进行说明。
[0046]
如图5a所示，运算块331包括多个运算单元340。运算单元340包括存储电路350及运算电路360。如图5a及图5b所示，存储电路350及运算电路360设置在与图中xy平面大致垂直的方向(图5a中，z方向)上的不同的层。就是说，存储电路350及运算电路360层叠地设置。
[0047]
注意，“大致垂直”是指以85
°
以上且95
°
以下的角度配置的状态。在本说明书中，图5b等所示的x方向、y方向以及z方向是彼此正交或交叉的方向。此外，x方向及y方向平行于或大致平行于衬底面，z方向垂直于或大致垂直于衬底面。
[0048]
存储电路350包括多个存储单元。对存储单元的数据的写入及读出被驱动电路341及驱动电路342控制。驱动电路341及驱动电路342也称为数据控制电路。
[0049]
存储电路350中的存储单元储存的信息(数据)是对应于神经网络的积和运算所使用的权重参数的数据(权重数据)。通过将权重数据设定为数字数据，可以实现抗噪声性能强、可进行高速运算的半导体装置。另外，权重数据也可以为模拟数据。
[0050]
存储电路350通过布线与运算电路360连接。存储电路350包括的存储单元包括os晶体管。将存储电路350与运算电路360连接的布线为将权重数据从存储电路350传送到运算电路360的布线。为了从存储电路350高速地向布线读出权重数据，或者，为了减少伴随充放电的能量消耗，优选缩短布线。就是说，如图5b中的箭头351所示，布线可以在z方向上延伸地设置。通过拉近运算电路360与存储电路350的物理距离，例如，通过层叠缩短布线距
离，可以减少信号线产生的寄生电容，由此可以实现低功耗化。
[0051]
运算电路360具有执行积和运算等运算处理的功能。运算电路360的数据的输入及输出被控制电路343及控制电路344控制。控制电路343及控制电路344也称为数据输入输出电路。
[0052]
运算电路360进行从控制电路343输入的输入数据与从储存电路350供应的权重数据的积和运算。输入数据也可以为在传感器部150所检测出的生物信息。所得到的积和运算的数据被输出到控制电路344。输入数据及权重数据可以为模拟数据，也可以为数字数据。此外，输入数据及权重数据优选为数字数据。数字数据不容易受噪声的影响。因此，数字数据适合进行被要求高精度运算结果的运算处理。
[0053]
通过由si晶体管构成运算电路360，可以与os晶体管层叠地设置。就是说，由os晶体管构成的存储电路350可以与可由si晶体管构成的运算电路360层叠地设置。由此，可以在不增加电路面积的情况下增大能够设置存储电路350的面积。与存储电路350及运算电路360配置在同一层上的情况相比，通过将存储电路350设置在设置有运算电路360的衬底上，可以增大加速器330进行运算处理时所需的存储容量。通过增大存储容量，可以减少从外部存储装置向半导体装置的运算处理所需的数据的传送次数，由此可以实现低功耗化。
[0054]
《存储电路》对存储电路350包括的存储单元的nosram的结构例子进行说明。图6a示出在m行n列(m、n为2以上的自然数)的行列方向上排列地配置的写入用字线wwl_1至wwl_m、读出用字线rwl_1至rwl_m、写入用位线wbl_1至wbl_n及布线lbl_1至lbl_n。此外，还示出与各字线及位线连接的存储单元352。
[0055]
图6b是说明可应用于存储单元352的电路结构例子的图。存储单元352包括晶体管353、晶体管354、晶体管355、电容元件356(也称为电容器)。
[0056]
晶体管353的源极和漏极中的一个与写入用位线wbl连接。晶体管353的栅极与写入用字线wwl连接。晶体管353的源极和漏极中的另一个与电容元件356的一个电极及晶体管354的栅极连接。晶体管354的源极和漏极中的一个及电容元件356的另一个电极与供应恒定电位(如接地电位)的布线连接。晶体管354源极和漏极中的另一个与晶体管355的源极和漏极中的一个连接。晶体管355的栅极与读出用字线rwl连接。晶体管355的源极和漏极中的另一个与布线lbl连接。布线lbl通过在与设置有运算电路360的si晶体管的衬底表面大致垂直的方向上延伸地设置的布线与运算电路360(未图示)连接。
[0057]
作为一个例子，图6b所示的存储单元352的电路结构相当于三个晶体管型(3t)增益单元的nosram。晶体管353至晶体管355是os晶体管。os晶体管在关闭状态下流过源极与漏极间的电流，即，泄漏电流极小。nosram通过利用泄漏电流极小的特性将对应于数据的电荷保持在存储电路内，可以用作非易失性存储器。
[0058]
《运算电路》图7示出运算电路360的具体的结构例子。图7示出能够进行权重数据w与输入数据a的积和运算的运算电路360的结构例子。图7示出乘法电路361、加法电路362及寄存器363。由乘法电路361相乘的数据被输入到加法电路362。加法电路362的输出保持在寄存器363中，由乘法电路361相乘的数据由加法电路362加在一起，由此进行积和运算。寄存器363由时钟信号clk及复位信号reset_b控制。通过采用该结构，可以得到相当于权重数据w与输入
数据a的积和运算的数据mac。
[0059]
《工作例子》接着，说明由加速器330执行cpu310所执行的程序中的部分运算时的半导体装置的工作例子。
[0060]
图8是说明由加速器执行cpu所执行的程序中的部分运算时的工作的一个例子的图。
[0061]
cpu中执行主程序(主程序执行；步骤s1)。
[0062]
当cpu确认到在存储电路(存储器)中确保利用加速器进行运算时所需的数据用区域的指令时(存储确保指令；步骤s2)，在存储电路(存储器)中确保该数据用区域(存储确保；步骤s3)。
[0063]
接着，cpu从主存储器或外部存储装置向上述存储电路(存储器)传送作为输入数据的权重数据(数据传送；步骤s4)。上述存储电路(存储器)接收该权重数据，并将该权重数据储存至步骤s2中确保的区域(数据接收；步骤s5)。
[0064]
当cpu确认到启动内核程序的指令时(内核程序的启动；步骤s6)，加速器开始执行内核程序(运算开始；步骤s7)。
[0065]
另外，也可以在加速器开始执行内核程序后立即使cpu从进行运算的状态切换至pg(电源门控)状态(pg状态转换；步骤s8)。在该情况下，在加速器马上要结束内核程序的执行之前，cpu从pg状态切换为进行运算的状态(pg状态停止；步骤s9)。通过在步骤s8至步骤s9的期间使cpu为pg状态，可以抑制整个运算处理系统的功耗及发热。
[0066]
当加速器结束内核程序的执行后，输出数据被储存至加速器内保持运算结果的存储部中(运算结束；步骤s10)。
[0067]
在结束内核程序的执行后，当cpu确认到将储存于存储部的输出数据传送到主存储器或外部存储装置的指令时(数据传送要求；步骤s11)，上述输出数据被传送至主存储器或外部存储装置并被储存至主存储器或外部存储装置(数据传送；步骤s12)。
[0068]
通过反复进行上述步骤s1至步骤s12，可以在抑制cpu及加速器的功耗及发热的同时利用加速器进行cpu执行的部分运算。本发明的一个方式的半导体装置也可以具有非诺依曼体系结构。与随着处理速度的增加功耗增大的诺依曼体系结构相比，非诺依曼体系结构可以以极少的功耗进行运算处理。
[0069]
《cpu核心》接着，说明包括能够进行电源门控的cpu核心311的cpu310的一个例子。
[0070]
图9示出cpu310的结构例子。cpu310包括cpu核心(cpu core)311、l1(电平1)高速缓冲存储装置(l1 cache)371、l2高速缓冲存储装置(l2 cache)372、总线接口部(bus i/f)373、电力开关315至317、电平转换器(ls)318。cpu核心311包括触发器314。
[0071]
通过总线接口部373，cpu核心311、l1高速缓冲存储装置371与l2高速缓冲存储装置372彼此连接。
[0072]
根据从外部输入的中断信号(interrupts)、cpu310所生成的信号sleep1等的信号，pmu313进行时钟信号gclk1、各种的pg(电源门控)控制信号(pg control signals)的生成。时钟信号gclk1、pg控制信号被输入到cpu310。pg控制信号控制电力开关315至317、触发器314。
[0073]
电力开关315、316分别控制向虚拟电源线v_vdd(以下，称为v_vdd线)供应电压vddd、vdd1。电力开关317控制向电平转换器(ls)318供应电压vddh。cpu310及pmu313不通过电力开关被输入电压vsss。pmu313不通过电力开关被输入电压vddd。
[0074]
电压vddd、vdd1是cmos电路用驱动电压。电压vdd1是低于电压vddd的休眠状态下的驱动电压。电压vddh是os晶体管用驱动电压且高于电压vddd。
[0075]
l1高速缓冲存储装置371、l2高速缓冲存储装置372和总线接口部373的每一个至少包括一个能够进行电源门控的电源定域。能够进行电源门控的电源定域设置有一个或多个电力开关。上述电力开关被pg控制信号控制。
[0076]
触发器314用于寄存器。触发器314设置有备份电路。以下，说明触发器314。
[0077]
图10a示出触发器314(flip-flop)的电路结构例子。触发器314包括扫描触发器(scan flip-flop)319、备份电路(backup circuit)312。
[0078]
扫描触发器319包括节点d1、q1、sd、se、rt、ck、时钟缓冲电路319a。
[0079]
节点d1是数据(data)输入节点，节点q1是数据输出节点，节点sd是扫描测试用数据的输入节点。节点se是信号sce的输入节点。节点ck是时钟信号gclk1的输入节点。时钟信号gclk1被输入到时钟缓冲电路319a。扫描触发器319的模拟开关与时钟缓冲电路319a的节点ck1、ckb1连接。节点rt是复位信号(reset signal)的输入节点。
[0080]
信号sce是扫描使能信号，在pmu313生成。pmu313生成信号bk、rc。电平转换器318对信号bk、rc进行电平转移，生成信号bkh、rch。信号bk是备份信号，信号rc是恢复信号。
[0081]
扫描触发器319的电路结构不局限于图10a，也可以使用在标准的电路库中准备的触发器。
[0082]
备份电路312包括节点sd_in、sn11、晶体管m11至m13及电容元件c11。
[0083]
节点sd_in是扫描测试数据的输入节点，连接于扫描触发器319的节点q1。节点sn11是备份电路312的保持节点。电容元件c11是用来保持节点sn11的电压的存储电容器。
[0084]
晶体管m11控制节点q1与节点sn11之间的导通状态。晶体管m12控制节点sn11与节点sd之间的导通状态。晶体管m13控制节点sd_in与节点sd之间的导通状态。晶体管m11、m13的开启/关闭被信号bkh控制，晶体管m12的开启/关闭被信号rch控制。
[0085]
与上述存储单元352所包括的晶体管353至355同样，晶体管m11至m13是os晶体管。晶体管m11至m13具有包括背栅极的结构。晶体管m11至m13的背栅极与供应电压vbg1的电源线电连接。
[0086]
优选的是，至少晶体管m11、m12为os晶体管。由于os晶体管的关态电流极小的特征，因此可以抑制节点sn11的电压下降，并且在保持数据时几乎不耗电，所以备份电路312具有非易失性特性。由于通过电容元件c11的充放电改写数据，所以备份电路312在原理上对改写次数没有限制，可以以低能量进行数据的写入及读出。
[0087]
特别优选的是，备份电路312的所有晶体管为os晶体管。如图10b所示，可以在由硅cmos电路构成的扫描触发器319上层叠备份电路312。
[0088]
与扫描触发器319相比，备份电路312的元件个数非常少，由此不需要为了层叠备份电路312改变扫描触发器319的电路结构及布局。也就是说，备份电路312是通用性非常高的备份电路。此外，可以在形成有扫描触发器319的区域内设置备份电路312，由此即使安装备份电路312也可以使触发器314的占有面积的增大为0。因此，通过将备份电路312设置在
触发器314，可以进行cpu核心311的电源门控。电源门控所需要的电力少，所以能够高效地对cpu核心311进行电源门控。
[0089]
通过设置备份电路312，虽然晶体管m11所产生的寄生电容附加到节点q1，但是其小于与节点q1连接的逻辑电路所产生的寄生电容，因此不影响到扫描触发器319的工作。也就是说，即使设置备份电路312，实质上触发器314的性能也不会下降。
[0090]
作为cpu核心311的低功耗状态，例如，可以设定时钟门控状态、电源门控状态及休眠状态。pmu313根据中断信号、信号sleep1等选择cpu核心311的低功耗模式。例如，在从正常工作状态转移到时钟门控状态时，pmu313停止生成时钟信号gclk1。
[0091]
例如，在从正常工作状态转移到休眠状态时，pmu313进行电压及/或频率调节。例如，在进行电压调节时，为了将电压vdd1输入到cpu核心311，pmu313使电力开关315关闭并使电力开关316开启。电压vdd1是不使扫描触发器319的数据消失的电压。在进行频率调节时，pmu313使时钟信号gclk1的频率下降。
[0092]
在将cpu核心311从正常工作状态转移到电源门控状态时，进行将扫描触发器319的数据备份到备份电路312的工作。在将cpu核心311从电源门控状态恢复到正常工作状态时进行将备份电路312的数据再次写入到扫描触发器319的恢复工作。
[0093]
图11示出cpu核心311的电源门控序列的一个例子。注意，在图11中，t1至t7表示时刻。信号pse0至pse2是电力开关315至317的控制信号，在pmu313生成。在信号pse0为“h”/“l”时，电力开关315为开启/关闭。信号pse1、pse2也是同样的。
[0094]
时刻t1之前是正常工作状态(normal operation)。电力开关315开启，cpu核心311被输入电压vddd。扫描触发器319进行正常工作。此时，不需要使电平转换器318工作，所以电力开关317关闭，信号sce、bk、rc处于“l”。节点se处于“l”，所以扫描触发器319储存节点d1的数据。注意，在图11的例子中，在时刻t1备份电路312的节点sn11处于“l”。
[0095]
将说明备份(backup)时的工作。在时刻t1，pmu313停止时钟信号gclk1而使信号pse2、bk处于“h”。电平转换器318变为活动状态且将“h”的信号bkh输出到备份电路312。
[0096]
备份电路312的晶体管m11成为开启状态，扫描触发器319的节点q1的数据写入到备份电路312的节点sn11。若扫描触发器319的节点q1为“l”，节点sn11则保持“l”，若节点q1为“h”，节点sn11则成为“h”。
[0097]
在时刻t2，pmu313使信号pse2、bk成为“l”，在时刻t3，pmu313使信号pse0成为“l。在时刻t3，cpu核心311的状态转移到电源门控状态。此外，也可以在信号bk下降的时序使信号pse0下降。
[0098]
将说明电源门控(power-gating)时的工作。在信号pse0处于“l时v_vdd线的电压下降，所以节点q1的数据消失。节点sn11继续保持时刻t3的节点q1的数据。
[0099]
将说明恢复(recovery)时的工作。在时刻t4，pmu313使信号pse0成为“h”，因此从电源门控状态转移到恢复状态。开始v_vdd线的充电，在v_vdd线的电压成为vddd的状态(时刻t5)时，pmu313使信号pse2、rc、sce变为“h”。
[0100]
晶体管m12开启，电容元件c11的电荷分配于节点sn11和节点sd。若节点sn11是“h”，节点sd的电压则上升。节点se是“h”，节点sd的数据被写入到扫描触发器319的输入侧锁存电路。在时刻t6，向节点ck输入时钟信号gclk1，输入侧锁存电路的数据被写入到节点q1。也就是说，节点sn11的数据被写入到节点q1。
[0101]
在时刻t7，pmu313使信号pse2、sce、rc变为“l”结束恢复工作。
[0102]
使用os晶体管的备份电路312的动态及静态功耗都小，所以非常适合于常闭运算。此外，可以将包括含有使用os晶体管的备份电路312的cpu核心311的cpu310称为noffcpu(注册商标)。noffcpu包括非易失性存储器，在不需要工作时可以停止供电。即便安装触发器314，也几乎不会发生cpu核心311的性能下降以及动态电力的增加。
[0103]
此外，cpu核心311也可以包括能够进行电源门控的多个电源定域。多个电源定域设置有用来控制电压的输入的一个或多个电力开关。此外，cpu核心311也可以具有一个或多个不进行电源门控的电源定域。例如，可以在不进行电源门控的电源定域设置用来控制触发器314、电力开关315至317的控制的电源门控控制电路。
[0104]
注意，触发器314的应用不局限于cpu310。在cpu310中，也可以将触发器314用于设置在能够进行电源门控的电源定域中的寄存器。
[0105]
本实施方式所示的构成、结构、方法等可以与其他的实施方式等所示的构成、结构、方法等适当地组合而使用。
[0106]
(实施方式2)在本实施方式中，说明可应用于上述实施方式所说明的半导体装置的晶体管的结构例子。作为一个例子，说明层叠具有不同的电特性的晶体管的结构。通过采用该结构，可以提高半导体装置的设计自由度。此外，通过层叠具有不同的电特性的晶体管，可以提高半导体装置的集成度。
[0107]
图12示出半导体装置的部分截面结构。图12所示的半导体装置包括晶体管550、晶体管500及电容元件600。图13a是晶体管500的沟道长度方向上的截面图，图13b是晶体管500的沟道宽度方向上的截面图。例如，晶体管500相当于上述实施方式所示的存储电路350中的os晶体管，也就是说，相当于在沟道形成区域中包含氧化物半导体的晶体管。另外，晶体管550相当于上述实施方式所示的运算电路360中的si晶体管，也就是说，相当于在沟道形成区域中包含硅的晶体管。另外，电容元件600相当于存储电路350中的电容元件。
[0108]
晶体管500为os晶体管。os晶体管的关态电流极小。因此，可以长期间保持通过晶体管500被写入到存储节点的数据电压或电荷。换言之，由于减少存储节点的刷新工作的频率或者不需要刷新工作，所以可以减少半导体装置的功耗。
[0109]
在图12中，晶体管500设置在晶体管550的上方，电容元件600设置在晶体管550及晶体管500的上方。
[0110]
晶体管550设置在衬底411中。衬底411例如是p型硅衬底。衬底411也可以是n型硅衬底。氧化物层414优选为通过埋氧化(burried oxide)而形成在衬底411中的绝缘层(也称为box层)，例如为氧化硅。晶体管550设置在隔着氧化物层414设置在衬底411中的单晶硅，即所谓的soi(silicon on insulator)衬底中。由此，在本实施方式等中晶体管550为si晶体管。
[0111]
被用作元件分离层的绝缘体413设置在作为soi衬底的衬底411中。此外，衬底411包括阱区域412。阱区域412为根据晶体管550的导电类型而被赋予n型或p型导电性的区域。半导体区域415、被用作源极区域或漏极区域的低电阻区域416a、低电阻区域416b设置在作为soi衬底的单晶硅中。此外，低电阻区域416c设置在阱区域412上。
[0112]
晶体管550可以与添加有赋予导电性的杂质元素的阱区域412重叠而设置。通过低
电阻区域416c独立地控制电位，由此可以将阱区域412用作晶体管550的底栅电极。因此，可以控制晶体管550的阈值电压。尤其是，通过对阱区域412施加负电位，可以进一步提高晶体管550的阈值电压，并降低关态电流。因此，通过对阱区域412施加负电位，可以减少施加到si晶体管的栅电极的电位为0v时的漏极电流。其结果是，可以降低包括晶体管550的半导体装置的功耗，并可以提高运算效率。
[0113]
晶体管550优选为导电体418隔着绝缘体417覆盖半导体层的顶面及沟道宽度方向上的侧面的所谓的fin型结构。通过使晶体管550具有fin型结构，实效沟道宽度增加，从而可以提高晶体管550的通态特性。此外，由于可以增强栅电极的电场的作用，所以可以提高晶体管550的关态特性。
[0114]
此外，晶体管550既可为p沟道晶体管又可为n沟道晶体管。
[0115]
导电体418有时被用作第一栅(也称为顶栅极)电极。此外，阱区域412有时被用作第二栅(也称为底栅极)电极。在此情况下，可以通过低电阻区域416c控制供应到阱区域412的电位。
[0116]
半导体区域415的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域416a及低电阻区域416b、与控制阱区域412的电位的电极连接的低电阻区域416c等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含ge(锗)、sige(硅锗)、gaas(砷化镓)、gaalas(镓铝砷)等的材料形成。可以使用使晶格受到应力，以改变晶面间距来控制有效质量的硅。此外，晶体管550也可以是使用gaas和gaalas等的hemt(high electron mobility transistor：高电子迁移率晶体管)。
[0117]
在阱区域412、低电阻区域416a、低电阻区域416b以及低电阻区域416c中，除了应用于半导体区域415的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
[0118]
作为被用作栅电极的导电体418，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。此外，导电体418也可以使用镍硅化物等硅化物。
[0119]
此外，由于导电体的材料决定功函数，所以通过选择导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面优选使用钨。
[0120]
低电阻区域416a、低电阻区域416b以及低电阻区域416c也可以另外层叠导电体，例如，镍硅化物等硅化物而设置。通过采用该结构，可以提高被用作电极的区域的导电性。此时，也可以在被用作栅电极的导电体418的侧面及被用作栅极绝缘膜的绝缘体417的侧面设置被用作侧壁间隔物(也称为侧壁绝缘层)的绝缘体。通过采用该结构，可以防止导电体418与低电阻区域416a及低电阻区域416b成为导通状态。
[0121]
以覆盖晶体管550的方式依次层叠有绝缘体420、绝缘体422、绝缘体424及绝缘体426。
[0122]
作为绝缘体420、绝缘体422、绝缘体424及绝缘体426，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
[0123]
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，氧氮化铝是指氧含量
多于氮含量的材料，氮氧化铝是指氮含量多于氧含量的材料。
[0124]
绝缘体422也可以被用作用来使因设置在其下方的晶体管550等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体422的顶面的平坦性，其顶面也可以通过利用化学机械抛光(cmp)法等的平坦化处理被平坦化。
[0125]
作为绝缘体424，优选使用能够防止氢或杂质从衬底411或晶体管550等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
[0126]
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过cvd法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
[0127]
氢的脱离量例如可以利用热脱附谱分析法(tds)等测量。例如，在tds分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体424的单位面积的量时，绝缘体424中的氢的脱离量为10
×
10
15
atoms/cm2以下，优选为5
×
10
15
atoms/cm2以下，即可。
[0128]
注意，绝缘体426的介电常数优选比绝缘体424低。例如，绝缘体426的相对介电常数优选低于4，更优选低于3。例如，绝缘体426的相对介电常数优选为绝缘体424的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
[0129]
此外，在绝缘体420、绝缘体422、绝缘体424及绝缘体426中嵌入与电容元件600或晶体管500连接的导电体428、导电体430等。此外，导电体428及导电体430具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
[0130]
作为各插头及布线(导电体428、导电体430等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料，可以降低布线电阻。
[0131]
此外，也可以在绝缘体426及导电体430上设置布线层。例如，在图12中，依次层叠有绝缘体450、绝缘体452及绝缘体454。此外，在绝缘体450、绝缘体452及绝缘体454中形成有导电体456。导电体456具有与晶体管550连接的插头或布线的功能。此外，导电体456可以使用与导电体428及导电体430同样的材料。
[0132]
此外，与绝缘体424同样，绝缘体450例如优选使用对氢具有阻挡性的绝缘体。此外，导电体456优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体450所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
[0133]
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管550扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体450接触。
[0134]
此外，也可以在绝缘体454及导电体456上设置布线层。例如，在图12中，依次层叠
有绝缘体460、绝缘体462及绝缘体464。此外，在绝缘体460、绝缘体462及绝缘体464中形成有导电体466。导电体466具有插头或布线的功能。此外，导电体466可以使用与导电体428及导电体430同样的材料。
[0135]
此外，与绝缘体424同样，绝缘体460例如优选使用对氢具有阻挡性的绝缘体。此外，导电体466优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体460所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
[0136]
此外，也可以在绝缘体464及导电体466上设置布线层。例如，在图12中，依次层叠有绝缘体470、绝缘体472及绝缘体474。此外，在绝缘体470、绝缘体472及绝缘体474中形成有导电体476。导电体476具有插头或布线的功能。此外，导电体476可以使用与导电体428及导电体430同样的材料。
[0137]
此外，与绝缘体424同样，绝缘体470例如优选使用对氢具有阻挡性的绝缘体。此外，导电体476优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体470所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
[0138]
此外，也可以在绝缘体474及导电体476上设置布线层。例如，在图12中，依次层叠有绝缘体480、绝缘体482及绝缘体484。此外，在绝缘体480、绝缘体482及绝缘体484中形成有导电体486。导电体486具有插头或布线的功能。此外，导电体486可以使用与导电体428及导电体430同样的材料。
[0139]
此外，与绝缘体424同样，绝缘体480例如优选使用对氢具有阻挡性的绝缘体。此外，导电体486优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体480所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
[0140]
在上面说明包括导电体456的布线层、包括导电体466的布线层、包括导电体476的布线层及包括导电体486的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体456的布线层同样的布线层可以为三层以下，与包括导电体456的布线层同样的布线层可以为五层以上。
[0141]
在绝缘体484上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514或绝缘体516，优选使用对氧或氢具有阻挡性的物质。
[0142]
例如，作为绝缘体510及绝缘体514，优选使用对从衬底411或设置有晶体管550的区域等到设置有晶体管500的区域的氢或杂质具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体424同样的材料。
[0143]
作为对氢具有阻挡性的膜的一个例子，可以使用通过cvd法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管550与晶体管500之间设置抑制氢的扩散的膜。
[0144]
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0145]
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质
进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
[0146]
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体420同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
[0147]
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容元件600或晶体管550连接的插头或布线。导电体518可以使用与导电体428及导电体430同样的材料。
[0148]
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
[0149]
在绝缘体516的上方设置有晶体管500。
[0150]
如图13a和图13b所示，晶体管500包括以嵌入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的绝缘体545以及配置在绝缘体545的形成面上的导电体560。
[0151]
此外，如图13a和图13b所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图13a和图13b所示，导电体560优选包括设置在绝缘体545的内侧的导电体560a及以嵌入导电体560a的内侧的方式设置的导电体560b。此外，如图13a和图13b所示，优选在绝缘体580、导电体560及绝缘体545上配置有绝缘体574。
[0152]
注意，在本说明书等中，有时将氧化物530a及氧化物530b统称为氧化物530。
[0153]
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层，但是本发明不局限于此。例如，可以具有氧化物530b的单层结构，也可以具有三层以上的叠层结构。
[0154]
此外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图12、图13a及图13b所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
[0155]
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b的配置根据绝缘体580的开口而自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
[0156]
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a或导电体542b重叠的区域。由此，可以降低形成在导电体560与
导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
[0157]
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压更大并且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560施加的电位为0v时的漏极电流。
[0158]
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
[0159]
在本说明书等中，将由一对栅电极(第一栅电极和第二栅电极)的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(s-channel：围绕沟道)结构。此外，本说明书等中公开的s-channel结构与fin型结构及平面型结构不同。通过采用s-channel结构，可以提高对于短沟道效应的耐性，换言之，可以实现不容易发生短沟道效应的晶体管。
[0160]
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。此外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
[0161]
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
[0162]
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
[0163]
此外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。此外，虽然在本实施方式中示出由导电体503a及导电体503b的叠层构成的导电体503，但是导电体503也可以具有单层结构。
[0164]
绝缘体522及绝缘体524被用作第二栅极绝缘膜。
[0165]
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。该氧通过加热容易从膜中释放。在本说明书等中，有时将通过加热释放的氧称为“过剩氧”。就是说，在绝缘体524中优选形成有包含过剩氧的区域(也称为“过剩氧区域”)。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位(vo：oxygen vacancy)，从而可以提高晶体管500的可靠性。此外，在氢进入氧化物530的氧空位中的情况下，有时该缺陷(以下，有时称为voh)被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，因为氧化物半导体中的氢因受热、电场等作用而容易移动，所以当氧化物半导体包含多量的氢时可能会导致
晶体管的可靠性降低。在本发明的一个方式中，优选尽量降低氧化物530中的voh而成为高纯度本征或实质上高纯度本征。如此，为了得到这种voh被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时也称为“脱水”、“脱氢化处理”)；以及对氧化物半导体供应氧来填补氧空位(有时也称为“加氧化处理”)。通过将voh等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
[0166]
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在tds(thermal desorption spectroscopy)分析中换算为氧原子的氧的脱离量为1.0
×
10
18
atoms/cm3以上，优选为1.0
×
10
19
atoms/cm3以上，更优选为2.0
×
10
19
atoms/cm3以上，或者3.0
×
10
20
atoms/cm3以上的氧化物膜。此外，进行上述tds分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
[0167]
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或rf处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中发生voh键合被切断的反应，换言之，发生“v
oh→vo
h”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合而作为h2o从氧化物530或氧化物530附近的绝缘体被去除。此外，氢的一部分有时被导电体542a或导电体542b吸杂。
[0168]
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加rf的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加rf，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133pa以上，优选为200pa以上，更优选为400pa以上。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(o2/(o2 ar))为50％以下，优选为10％以上且30％以下。
[0169]
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。此外，加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，可以对氧化物530供应氧来减少氧空位(vo)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后在氮气体或惰性气体的气氛下连续进行加热处理。
[0170]
此外，通过对氧化物530进行加氧化处理，可以由被供应的氧填补氧化物530中的氧空位，换言之，可以促进“vo o
→
null”的反应。再者，通过使残留在氧化物530中的氢与被供应的氧起反应，可以去除该氢作为h2o(脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位重新键合而形成voh。
[0171]
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
[0172]
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到
导电体503一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
[0173]
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)或(ba，sr)tio3(bst)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
[0174]
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
[0175]
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。此外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
[0176]
此外，在图13a和图13b的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
[0177]
在晶体管500中，将起到氧化物半导体作用的金属氧化物用作包含沟道形成区域的氧化物530。例如，作为氧化物530，优选使用in-m-zn氧化物(元素m为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。
[0178]
被用作氧化物半导体的金属氧化物可以使用溅射法形成，也可以使用ald(atomic layer deposition：原子层沉积)法形成。在其他实施方式中详细地说明被用作氧化物半导体的金属氧化物。
[0179]
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2ev以上，优选为2.5ev以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
[0180]
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。
[0181]
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素m的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素m的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于in的元素m的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于in的元素m的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比。
[0182]
优选的是，使氧化物530a的导带底的能量高于氧化物530b的导带底的能量。换言
之，氧化物530a的电子亲和势优选小于氧化物530b的电子亲和势。
[0183]
在此，在氧化物530a及氧化物530b的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a及氧化物530b的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
[0184]
具体而言，通过使氧化物530a与氧化物530b除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为in-ga-zn氧化物的情况下，作为氧化物530a优选使用in-ga-zn氧化物、ga-zn氧化物及氧化镓等。
[0185]
此时，载流子的主要路径为氧化物530b。通过使氧化物530a具有上述结构，可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
[0186]
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
[0187]
此外，虽然在图13a示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
[0188]
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
[0189]
此外，如图13a所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
[0190]
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子密度增加，区域543a(区域543b)成为低电阻区域。
[0191]
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
[0192]
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅
等。
[0193]
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的材料的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
[0194]
通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体542a及导电体542b氧化。
[0195]
绝缘体545被用作第一栅极绝缘膜。绝缘体545优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
[0196]
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
[0197]
通过作为绝缘体545设置包含过剩氧的绝缘体，可以从绝缘体545对氧化物530b的沟道形成区域有效地供应氧。此外，与绝缘体524同样，优选降低绝缘体545中的水或氢等杂质的浓度。绝缘体545的厚度优选为1nm以上且20nm以下。此外，也可以在形成绝缘体545之前及/或后进行上述微波处理。
[0198]
此外，为了将绝缘体545所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体545与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体545到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体545到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
[0199]
此外，与第二栅极绝缘膜同样，绝缘体545也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
[0200]
在图13a及图13b中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
[0201]
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(n2o、no、no2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体545所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为oc(oxide conductor)电极。
[0202]
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。导电体560b也可以具有叠层结构，例如，
可以采用钛或氮化钛和上述导电材料的叠层结构。
[0203]
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
[0204]
绝缘体580优选具有过剩氧区域。通过设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧高效地供应给氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
[0205]
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
[0206]
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以嵌入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
[0207]
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体545的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体545及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
[0208]
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
[0209]
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
[0210]
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
[0211]
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
[0212]
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0213]
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
[0214]
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体420同样的材料。此外，通过作为这些绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
[0215]
此外，在绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
[0216]
导电体546及导电体548被用作与电容元件600、晶体管500或晶体管550连接的插头或布线。导电体546及导电体548可以使用与导电体428及导电体430同样的材料。
[0217]
此外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。此外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体522或绝缘体514的开口并接触于绝缘体522或绝缘体514地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522或绝缘体514同样的材料即可。
[0218]
接着，在晶体管500的上方设置有电容元件600。电容元件600包括导电体610、导电体620及绝缘体630。
[0219]
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容元件600的电极。此外，可以同时形成导电体612及导电体610。
[0220]
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
[0221]
在本实施方式中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。
[0222]
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的cu(铜)或al(铝)等即可。
[0223]
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体420同样的材料。此外，绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
[0224]
通过采用本结构，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
[0225]
本实施方式所示的构成、结构、方法等可以与其他的实施方式等所示的构成、结构、方法等适当地组合而使用。[符号说明]
[0226]
10：生物、100：半导体装置、110：通信部、111：rf电路、112：谐振电路、113：电源电路、114：时钟发生电路、115：解调电路、116：调制电路、117：数据处理电路、120：运算部、121：运算电路、122：存储电路、130：控制部、140：存储部、150：传感器部、190：覆盖材料