一种基于重构DVR模型的数字预失真的实现方法及系统与流程

一种基于重构dvr模型的数字预失真的实现方法及系统
技术领域
1.本发明涉及无线通信技术领域，特别涉及一种基于重构dvr模型的数字预失真的实现方法及系统。


背景技术：

2.在无线通信系统中，发射机中的射频功率放大器是必不可少的设备之一，由于射频末端功率放大器固有的非线性以及记忆效应，导致了发射信机效率降低以及发射信号质量变差 在无线通信系统中，发射机中的射频功率放大器是必不可少的设备之一，由于射频末端功率放大器固有的非线性以及记忆效应，导致了发射信机效率低下以及发射信号质量变差，为了满足高效率发射指标以及信号传输的高质量要求，需要对射频末端功率放大器的非线性和记忆效应进行补偿。数字预失真技术(digital predistrotion,dpd)是目前最主流且矫正效果最好的线性化技术之一。数字预失真是在基带对数字信号进行预失真处理，其预失真处理模拟功放的逆函数模型，信号先后经过预失真处理和功放放大后，保证信号的线性输出。业界常用的预失真器模型是记忆多项式(mp)，随着目前大量新型工艺的功放引入，比如氮化钾，砷化镓等，其功放的行为模型在非线性以及记忆效应上都更加难以补偿，现有一种新型的预失真器模型(dvr)，该模型是基于cpwl(canonical piecewise-linear)思想的变型，通过以信号包络分段为索引，以低阶线性函数分段拟合的方式来表征功放逆模型，该模型对强非线性以及深度记忆效应都有很好的补偿能力。但是，根据dvr表达式，分段数越多模型拟合精度越高，需要更多的数字处理资源实现运算。
3.在数字器件中，比如fpga芯片，硬件乘法器资源是实现复杂算法的重要器件资源，dsp资源的多少也是衡量芯片容量等级的重要指标，并且一个算法对乘法次数的消耗也是评估该算法的指标之一。根据标准dvr模型公式，预失真输出为线性项，一阶项和二阶项之和。其中复数乘加运算次数由幅度分段参数k决定的，当分段数越多，复数乘法运算以及求和运算的复杂度越高。对于复数乘法。


技术实现要素：

4.本发明的目的在于克服现有技术中所存在的根据原有的dvr表达式，分数段越多模型拟合精度越高，需要更多的数字处理资源实现运算的不足，提供一种基于重构dvr模型的数字预失真的实现方法及系统。
5.为了实现上述发明目的，本发明提供了以下技术方案：一种基于重构dvr模型的数字预失真的实现方法，包括以下步骤：s1：模型参数提取模块获取功放模型的前向信号和反馈信号序列；s2：所述模型参数提取模块获取所述前向信号和反馈信号序列实现模型参数提取，按照重构dvr模型公式，生成所述重构dvr模型公式下的系数查找表文件；所述重构dvr模型公式为：
其中，为复数基带信号，为预失真后基带信号，为记忆效应循环因子， 为过去周期的基带输入信号，为过去周期的相位调整因子，为线性项系数，为记忆深度为时的一阶项计算查表函数，为记忆深度为时的二阶项计算查表函数，为记忆深度时的n阶计算查表函数，为为记忆深度；所述一阶项计算查表函数为：所述二阶项计算查表函数为：所述n阶计算查表函数为：其中，所述为一阶项系数，为二阶项系数，为n阶项系数，为幅度分段循环因子，循环范围为；其中为幅度向量分段参数，为记忆效应循环因子，为记忆深度；s3：将所述系数查找表文件配置到预失真器中；
s4：所述预失真器基于所述系数查找表文件，对基带信号进行预失真处理，完成预失真过程。
6.采用上述技术方案，通过所述重构dvr模型公式，将所述标准dvr模型中对信号分段幅值的循环乘法计算，转化为以信号幅值为索引的查表求解运算，节省了数字硬件资源，并且所述重构dvr模型公式在增加了所述标准dvr模型复杂度的条件下，预失真处理复杂度并不增加，保证了工程实现和应用的可行性；能够在更小规模的芯片下实现产品功能，进而降低产品成本，同时，降低了资源的耗用，能够解决数字设计时序问题，能够在更高速的时钟频率下进行运算。
7.作为本发明的优选技术方案，所述步骤s2中所述的模型参数提取，具体为以dvr标准表达式为模型，将所述前向信号和反馈信号序列经过时间和功率对齐后，采用ls最小二乘法拟合得到标准模型参数，再按照所述重构dvr模型公式将所述标准模型参数转换为重构dvr模型的查找表系数。
8.作为本发明的优选技术方案，所述一阶项计算查表函数的输入函数为信号的包络，数值为非负数，采用将信号包络作为下标索引进行查表实现查表运算。
9.作为本发明的优选技术方案，所述二阶项计算查表函数的输入函数为信号的包络，数值为非负数，采用将信号包络作为下标索引进行查表实现查表运算。
10.另一方面，一种基于重构dvr模型的数字预失真的系统，包括顺序连接的预失真器、数字模拟转换器、频率搬移模块一（上变频）、信号放大模块、信号反馈采集链路，所述基于重构dvr模型的数字预失真的系统用于实施上述任一所述的基于重构dvr模型的数字预失真的实现方法；所述信号反馈采集链路包括：顺序连接的频率搬移模块二（下变频）、模拟数字转换器、模型参数提取模块，所述模型参数提取模块还与所述预失真器连接；所述数字模拟转换器用于实现数字基带信号转换为模拟中频信号功能；所述频率搬移模块一用于实现将模拟中频信号移频至射频频率，转换为模拟射频信号功能；所述信号放大模块用于实现将模拟射频信号功率放大功能；所述信号反馈采集链路用于实现耦合信号放大器模块输出信号，经过链路转换至数字域基带信号，用于预失真器模型拟合需要；所述频率搬移模块二用于将耦合的射频信号搬移至中频频段，转换成反馈模拟中频信号；所述模拟数字转换器用于实现将反馈模拟中频信号转换为数字基带信号；所述模型参数提取模块用于获取功放模型的前向信号和反馈信号序列，并根据重构dvr模型公式，得到系数查找表文件；所述预失真器用于对获取的基带信号，根据所述系数查表文件进行查表运算。
11.采用上述技术方案，应用重构dvr模型公式，节省了数字硬件资源资源，能够在更小规模的芯片下实现产品功能，进而降低产品成本，同时，降低了资源的耗用，能够解决数
字设计时序问题，能够在更高速的时钟频率下进行运算。
12.与现有技术相比，本发明的有益效果在于：对所述标准dvr模型公式进行重构，将所述重构dvr模型公式中对信号分段幅度的循环复数乘法计算，转化为信号幅度为索引的查表求解，在重构dvr模型公式中，一阶项和二阶项针对幅度分段循环因子的循环求和运算被查找表运算所替代，这样使得幅度向量分段参数的大小无法影响其乘加运算的复杂度，实现了所述预失真器的资源耗用不随算法模型复杂度参数的增加而增多，保证了该dvr算法的工程实现可行性，并且实现了用少量存储资源换取大量dsp资源的消耗，更加节约了数字硬件资源，并且在增加模型复杂度条件下，预失真处理复杂度并不增加，保证了工程实现和应用的可行性。
附图说明
13.图1为本发明实施例1所述的一种基于重构dvr模型的数字预失真的实现方法的流程图；图2为本发明实施例1所述的一种基于重构dvr模型的数字预失真的实现方法的所述重构dvr模型公式的一阶项的查表运算公式的查表运算框架图；图3为本发明实施例1所述的一种基于重构dvr模型的数字预失真的实现方法的所述重构dvr模型公式的二阶项的查表运算公式的查表运算框架图；图4为本发明实施例2所述的一种基于重构dvr模型的数字预失真的实现方法的所述标准dvr模型公式的一阶项的计算架构框图；图5为本发明实施例2所述的一种基于重构dvr模型的数字预失真的实现方法的所述标准dvr模型公式的二阶项的计算架构框图；图6为本发明实施例2所述的一种基于重构dvr模型的数字预失真的实现方法的基于查找表运算的一阶项计算框架图；图7为本发明实施例2所述的一种基于重构dvr模型的数字预失真的实现方法的基于查找表运算的二阶项计算框架图；图8为本发明实施例3所述的一种基于重构dvr模型的数字预失真的系统的结构框图。
具体实施方式
14.下面结合试验例及具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。
15.实施例1一种基于重构dvr模型的数字预失真的实现方法，如图1所示，包括以下步骤：s1：模型参数提取模块获取功放模型的前向信号和反馈信号序列；s2：所述模型参数提取模块获取所述前向信号和反馈信号序列实现模型参数提取，按照重构dvr模型公式，生成所述重构dvr模型公式下的系数查找表文件；所述重构dvr模型公式为：
其中，为复数基带信号，为预失真后基带信号，为记忆效应循环因子， 为过去周期的基带输入信号，为过去周期的相位调整因子，为线性项系数，为记忆深度为时的一阶项计算查表函数，为记忆深度为时的二阶项计算查表函数，为记忆深度时的n阶计算查表函数，为为记忆深度；所述一阶项计算查表函数为：所述二阶项计算查表函数为：所述n阶计算查表函数为：其中，所述为一阶项系数，为二阶项系数，为n阶项系数，为幅度分段循环因子，循环范围为；其中为幅度向量分段参数，为记忆效应循环因子，为记忆深度；
s3：将所述系数查找表文件配置到预失真器中；s4：所述预失真器基于所述系数查找表文件，对基带信号进行预失真处理，完成预失真过程。
16.所述步骤s2中所述的模型参数提取，具体为以dvr标准表达式为模型，将所述前向信号和反馈信号序列经过时间和功率对齐后，采用ls最小二乘法拟合得到标准模型参数，再按照所述重构dvr模型公式将所述标准模型参数转换为所述重构dvr模型的查找表系数。
17.具体的，通常是以在预失真器算法处理器模块和预失真器模块进行数据交互和运算处理实现该过程。
18.所述步骤s2包括：所述模型参数提取模块获取所述前向信号y(n)和所述反馈信号序列x(n)过程中，通过二乘法计算出所述线性项系数、所述一阶项系数以及所述二阶项系数。
19.所述一阶项计算查表函数的输入函数为信号的包络，数值为非负数，采用将信号包络作为下标索引进行查表实现查表运算，如图2所示。
20.所述二阶项计算查表函数的输入函数为信号的包络，数值为非负数，采用将信号包络作为下标索引进行查表实现查表运算，如图3所示。
21.实施例2一种基于重构dvr模型的数字预失真的实现方法，本实施例为实施例1的具体实施例，现有技术中，标准dvr模型（包含一阶项和二阶项）的表达式如下：其中，为复数基带信号；为预失真后基带信号；为幅度分段循环因子；为记忆效应循环因子；为线性项系数；为一阶项系数；为二阶项系数。
22.根据所述标准dvr模型公式，预失真输出为线性项、一阶项、二阶项之和，所述一阶项的计算架构框图如图4所示，所述二阶项的计算架构框图如图5所示。
23.具体的，所述标准dvr模型公式完成一个预失真数据输出，需要消耗的复数乘法次
数为：线性项：m 1次复数乘法一阶项：(k 1)
×
(m 1) 次复数乘法二阶项：(k 2)
×
(m 1) 次复数乘法。
24.在m=5，k=12，那么需要的复数乘法次数为168次，以复数乘法消耗3个dsp模块为例，该预失真器共需要504个dsp乘法器资源。
25.所述重构dvr模型公式完成一个预失真数据输出，需要消耗的复数乘法次数为：基于所述查找表运算的一阶项计算框架如图6所示，基于所述查表运算的二阶项计算框架如图7所示；线性项：m 1次复数乘法；一阶项：m 1次复数乘法；二阶项：2
×
(m 1) 次复数乘法；同样在m=5，k=12条件下，总共需要的复数乘法次数为24次，以复数乘法消耗3个dsp模块为例，该预失真器总共需要72个dsp乘法器资源。
26.采用重构dvr模型公式与标准dvr模型公式相比，硬件乘法器dsp的资源节省了约86%。由于查找表会消耗ram资源，按照查找表深度256，i/q数据量化位宽16bits估算，当m=5时，需要的存储资源为6
×
256
×
16
×
2=48kb资源。
27.实施例3一种基于重构dvr模型的数字预失真的系统，如图8所示，包括顺序连接的预失真器、数字模拟转换器、频率搬移模块一（上变频）、信号放大模块、信号反馈采集链路；所述信号反馈采集链路包括：顺序连接的频率搬移模块二（下变频）、模拟数字转换器、模型参数提取模块，所述模型参数提取模块还与所述预失真器连接；所述数字模拟转换器用于实现数字基带信号转换为模拟中频信号功能；所述频率搬移模块一用于实现将模拟中频信号移频至射频频率，转换为模拟射频信号功能；所述信号放大模块用于实现将模拟射频信号功率放大功能；所述信号反馈采集链路用于实现耦合信号放大器模块输出信号，经过链路转换至数字域基带信号，用于预失真器模型拟合需要；所述频率搬移模块二用于将耦合的射频信号搬移至中频频段，转换成反馈模拟中频信号；所述模拟数字转换器用于实现将反馈模拟中频信号转换为数字基带信号；所述模型参数提取模块用于获取功放模型的前向信号和反馈信号序列，并根据重构dvr模型公式，得到系数查找表文件；所述预失真器用于对获取的基带信号，根据所述系数查表文件进行查表运算。
28.采用上述技术方案，对所述标准dvr模型公式进行重构，将所述重构dvr模型公式中对信号分段幅度的循环复数乘法计算，转化为信号幅度为索引的查表求解，在重构dvr模型公式中，一阶项和二阶项针对幅度分段循环因子的循环求和运算被查找表运算所替代，这样使得幅度向量分段参数的大小无法影响其乘加运算的复杂度，实现了所述预失真器的资源耗用不随算法模型复杂度参数的增加而增多，保证了该dvr算法的工程实现可行性，并
且实现了用少量存储资源换取大量dsp资源的消耗，更加节约了数字硬件资源，并且在增加模型复杂度条件下，预失真处理复杂度并不增加，保证了工程实现和应用的可行性。
29.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。