一种半导体存储类产品的性能测试方法及系统与流程

1.本发明涉及信息存储技术领域，具体涉及一种半导体存储类产品的性能测试方法及系统。


背景技术：

2.存储器是现代信息技术中进行信息保存的重要工具，现阶段半导体存储介质因其在体积大小、存储容量以及读写速度等方面的优势，而逐渐替代其他类型存储器被广泛应用于信息存储中。
3.目前一般将存储器工作的峰值数据速率作为评估存储类产品性能的性能规范，且存储器峰值数据速率也被应用于主流的存储器件命名中。通过对存储器进行一定数据量的数据存储测试，获得存储器的峰值数据速率，完成对存储产品的性能评价和产品命名。
4.现有的半导体存储类产品在使用过程中，设备的实际工作性能不能维持甚至完全无法达到峰值数据速率，通过现有的存储器性能测试方法对半导体存储类产品进行性能测试，所获性能测试结果存在不稳定、不准确，与产品的实际性能有出入的技术问题。


技术实现要素：

5.本技术提供了一种半导体存储类产品的性能测试方法及系统，用于针对解决现有技术中存储器性能测试方法对半导体存储类产品进行性能测试，所获性能测试结果存在不稳定、不准确，与产品的实际性能有出入的技术问题。
6.鉴于上述问题，本技术提供了一种半导体存储类产品的性能测试方法及系统。
7.本技术的第一个方面，提供了一种半导体存储类产品的性能测试方法，所述方法包括：获得第一半导体存储产品的结构单元设计信息；根据所述结构单元设计信息，确定第一存储类别；按照所述第一存储类别，配置第一测试指标集，其中，所述第一测试指标集为产品测试的性能指标；根据所述第一测试指标集和所述数据采集装置采集多组测试样本数据，获得第一测试函数，其中，所述多组测试样本数据为样本数量不相同的数据，且所述多组测试样本数据的数据量具有函数关系；根据所述多组测试样本数据对所述第一半导体存储产品进行存储时间响应测试，输出第一响应结果，所述第一响应结果包括多组存储时间响应结果；根据所述第一响应结果进行数据曲线拟合分析，输出第二测试函数；通过对所述第一测试函数和所述第二测试函数进行函数比对，根据比对结果对所述第一响应结果进行标定，获得产品性能测试结果。
8.本技术的第二个方面，提供了一种半导体存储类产品的性能测试系统，所述系统包括：第一获得单元，用于获得第一半导体存储产品的结构单元设计信息；第一处理单元，用于根据所述结构单元设计信息，确定第一存储类别；第一配置单元，用于按照所述第一存储类别，配置第一测试指标集，其中，所述第一测试指标集为产品测试的性能指标；第二获得单元，用于根据所述第一测试指标集和数据采集装置采集多组测试样本数据，获得第一测试函数，其中，所述多组测试样本数据为样本数量不相同的数据，且所述多组测试样本数
据的数据量具有函数关系；第一输出单元，用于根据所述多组测试样本数据对所述第一半导体存储产品进行存储时间响应测试，输出第一响应结果，所述第一响应结果包括多组存储时间响应结果；第二输出单元，用于根据所述第一响应结果进行数据曲线拟合分析，输出第二测试函数；第三获得单元，用于通过对所述第一测试函数和所述第二测试函数进行函数比对，根据比对结果对所述第一响应结果进行标定，获得产品性能测试结果。
9.本技术的第三个方面，提供了一种半导体存储类产品的性能测试系统，包括：处理器，所述处理器与存储器耦合，所述存储器用于存储程序，当所述程序被所述处理器执行时，使系统以执行如第一方面所述方法的步骤。
10.本技术的第四个方面，提供了一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述方法的步骤。
11.本技术中提供的一个或多个技术方案，至少具有如下技术效果或优点：本技术实施例提供的方法通过先确定半导体存储产品的存储类别，再对应配置由不同的性能测试项目构成的性能测试指标集，将具有函数关系的多组样本数量不同的测试样本数据对半导体存储产品的性能测试指标集中的一个或多个项目进行测试，对应获得每个项目的多组项目测试结果，对单个测试项目的多组测试结果和对应的每组的单个字节的存储时间下降速率进行数据曲线拟合分析，将数据曲线拟合分析所获的函数关系对测试结果与的函数关系进行校准标定，得出准确的半导体存储产品的一项或多项性能指标的性能测试结果。本技术实施例提供的方法通过先确定半导体存储类产品的存储类别，然后选择不同类型的测试项目进行性能测试，使获得的性能测试结果更能代表具体类型的半导体存储产品性能；并选用由具有函数关系的样本数据组成的多组测试样本数据对半导体存储类产品预设的测试项目进行测试，并将每组测试数据的性能测试结果作为自变量，存储性能下降速率作为因变量进行数据曲线拟合分析，将测试数据的函数关系对半导体产品性能测试的函数关系进行误差标正分析。从而确定为了避免误差出现，应在性能测试时，需要对性能测试进行暂停的间隔时间和测试频率，从而获得稳定准确的产品性能测试结果，避免传统性能测试中偶然性结果被误认为是半导体存储类产品的实际性能的问题，达到了半导体存储类产品的性能测试结果稳定准确，能够反映产品的真实性能的技术效果。
12.上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本技术的具体实施方式。
附图说明
13.图1为本技术提供的一种半导体存储类产品的性能测试方法流程示意图；图2为本技术提供的一种半导体存储类产品的性能测试方法中输出第二测试函数的流程示意图；图3为本技术提供的一种半导体存储类产品的性能测试方法中获得并标定异常检测区的流程示意图；图4为本技术提供的一种半导体存储类产品的性能测试系统结构示意图；图5为本技术示例性电子设备的结构示意图。
14.附图标记说明：第一获得单元11，第一处理单元12，第一配置单元13，第二获得单
元14，第一输出单元15，第二输出单元16，第三获得单元17，电子设备300，存储器301，处理器302，通信接口303，总线架构304。
具体实施方式
15.本技术提供了一种半导体存储类产品的性能测试方法及系统，用于针对解决现有技术中存储器性能测试方法对半导体存储类产品进行性能测试，所获性能测试结果存在不稳定、不准确，与产品的实际性能有出入的技术问题。
16.申请概述存储器是现代信息技术中用于保存信息的记忆设备，在信息存储领域，半导体存储类产品由于其在体积、存储容量、数据存储速率等方面的优势，已被广泛应用于大批量的数据读取存储中，目前常见的半导体存储类产品包括只读存储器（rom）和随机读写存储器（ram）两大类。
17.目前主流的存储技术将峰值存储速率作为评估存储产品性能的要素。一般通过对存储器进行一定数据量的数据存取，获得峰值数据速率，将峰值数据速率作为衡量存储产品性能的标准。
18.现有技术中，存储器在实际工作中并不能持续甚至完全不能在峰值速率下作业，通过现有的存储器性能测试方法获得的半导体存储类产品的性能，存在稳定性和准确度不足、与产品实际性能存在偏差的技术问题。
19.针对上述技术问题，本技术提供的技术方案总体思路如下：本技术实施例提供的方法通过先确定半导体存储产品的存储类别，再对应配置由不同的性能测试项目构成的性能测试指标集，将具有函数关系的多组样本数量不同的测试样本数据对半导体存储产品的性能测试指标集中的一个或多个项目进行测试，对应获得每个项目的多组项目测试结果，对单个测试项目的多组测试结果和对应的每组的单个字节的存储时间下降速率进行数据曲线拟合分析，将数据曲线拟合分析所获的函数关系对测试结果与的函数关系进行校准标定，得出准确的半导体存储产品的一项或多项性能指标的性能测试结果。
20.在介绍了本技术基本原理后，下面，将参考附图对本技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术的一部分实施例，而不是本技术的全部实施例，应理解，本技术不受这里描述的示例实施例的限制。基于本技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部。
21.实施例一如图1所示，本技术提供了一种半导体存储类产品的性能测试方法，所述方法包括：s100：获得第一半导体存储产品的结构单元设计信息；具体而言，第一半导体存储产品为采用半导体集成电路工艺制成的可用于存储数据信息的固态电子器件的统称，示例性的，第一半导体存储产品可为静态存储器（sram）、动态存储器（dram）等任意半导体存储产品。
22.结构单元设计为半导体存储产品的内部构造，基于不同的内部构造，半导体存储
产品具有不同的功能，示例性的，半导体存储产品结构单元设计包括但不限于可写入可读取的ram结构单元设计、只能读出不能写入的rom结构单元设计等任意结构单元设计。
23.结构单元设计信息为构成具有一定功能的一种类型的半导体存储产品所配置的元件和元件之间的排列结构关系以及元件数量。示例性的，结构单元设计信息包括但不限于是否配置掩膜版、熔丝、浮置栅极等元件数量信息以及元件排列结构和库数量等信息。
24.本实施例默认执行本步骤前已知第一半导体存储产品的结构单元设计，可以直接基于已知的结构单元设计获得具体的结构单元设计信息，对于如何获得半导体存储产品的结构单元设计不作限定。
25.s200：根据所述结构单元设计信息，确定第一存储类别；具体而言，第一存储类别为根据半导体存储产品所具有的读写功能划分出的多种半导体存储产品类型，示例性的，现有的半导体存储产品包括只读存储器（rom）、随机读写存储器（ram）两大类别，也可具体细化分为包括但不限于动态随机存取存储器(dram)、静态随机存取存储器(sram)、快速页切换模式动态随机存取存储器(fpm dram)、可编程只读存储器(prom)、可擦可编程只读存储器(eeprom)等任意半导体存储产品。
26.在本实施例中，通过对获得的半导体存储产品的结构单元设计信息进行分析，获得易于反映半导体存储产品功能的结构单元特征性信息，将结构单元特征性信息与具有各种功能的半导体存储产品的结构单元特征性信息进行比对，即可确定第一半导体存储产品的第一存储类别。
27.示例性的，掩模型只读存储器(mask rom)的结构单元特征性信息为配置有掩膜版，因而在获得第一半导体存储产品的结构单元信息包含掩膜版时，则可将这一结构单元信息作为结构单元特征性信息与已命名的半导体存储产品的结构特征进行比对，在比对到同样具有掩膜版的mask rom时，即确定存储类别未知的第一半导体存储产品的第一存储类别为mask rom。
28.s300：按照所述第一存储类别，配置第一测试指标集，其中，所述第一测试指标集为产品测试的性能指标；具体而言，第一测试指标集为从可反映各种类型半导体存储产品性能的所有测试项目中筛选获得的，包含一项或几项性能测试项目的集合。可反应半导体存储产品性能的测试项目包括但不限于存储容量、存储时间、存储周期、功耗、可靠性。根据第一半导体存储产品的第一存储类别，确定第一半导体存储产品进行性能测试的项目清单。
29.示例性的，当第一半导体存储产品的第一存储类别为只读存储器（rom）时，基于rom存储器的只读特性，可选择存储时间和/或存储周期构成衡量rom存储器性能的测试指标集。在具体实施过程中第一测试指标集可根据实际需要选取测试项目设定性能测试指标集，在此，本技术不做限制。
30.基于不同存储类别的半导体存储产品具有不同功能特性的客观属性，选取不同的性能测试项目进行性能测试，使得性能测试结果对于特定类别的半导体存储产品的性能评价更有针对性，达到了性能测试结果反映半导体存储类产品真实性能的技术效果。
31.s400：根据所述第一测试指标集和所述数据采集装置采集多组测试样本数据，获得第一测试函数，其中，所述多组测试样本数据为样本数量不相同的数据，且所述多组测试样本数据的数据量具有函数关系；
具体而言，半导体存储产品的用途为存储程序和各种数据信息，因而可选用数据信息对半导体存储产品进行各项性能测试，在本实施例中，数据采集装置根据第一测试指标集获知第一半导体产品待测试的项目清单，采集符合半导体存储产品数据输入规范的多组数据作为测试样本数据。多组测试样本数据的每组测试样本的数据量之间具有函数关系。示例性的，多组测试样本的数据量之间的函数关系包括但不限于二次函数关系、指数函数关系。在具体实施过程中多组测试样本的数据量之间的函数关系可根据实际需要进行选取设定，在此，本技术不做限制。
32.s500：根据所述多组测试样本数据对所述第一半导体存储产品进行存储时间响应测试，输出第一响应结果，所述第一响应结果包括多组存储时间响应结果；具体而言，在本实施例中，以存储时间作为半导体存储产品性能测试项目进行举例，应理解的，存储时间响应测试不是本技术性能测试指标集中的全部测试项目。存储时间为将信息送入存贮器以及从存贮器中取出信息所需的时间之和，单位为纳秒（ns）。对多组测试样本数据进行存储时间响应测试，获得与每组测试样本数据具有对应关系的多组存储时间响应结果，统称为第一响应结果。
33.应理解的，在理想条件下，随着数据存储量的增加，对应的所需数据存储响应时间也会相应增加，且数据存储量和存储时间之间存在清晰的对应变化关系。示例性的，当存储数据量为m时，对应的存储响应时间为m；当存储数据量为2m时，对应的存储响应时间应该为2m。即多做测试样本数据之间具有函数关系时，对应存储时间响应结果之间也具有相同的函数关系。
34.在半导体存储产品的实际使用过程中，随着存储数据量以及半导体存储产品使用时间的变化，半导体存储产品的环境温度和自身结构发生变化，实际的存储响应时间相较于理想存储响应时间产生延迟。
35.s600：根据所述第一响应结果进行数据曲线拟合分析，输出第二测试函数；进一步的，如图2所示，本技术实施例提供的方法中的步骤s600还包括：s610：根据所述多组存储时间响应结果进行响应率分析，获得第一响应曲线，其中，所述第一响应曲线为基于样本测试的均值时间速率构成的曲线；s620：根据所述第一响应曲线进行离散度去异化处理，生成第二响应曲线；s630：根据所述第二响应曲线，获得第一下降速率；s640：以所述多组存储时间响应结果为输入变量，基于所述第一下降速率为输出变量进行变量关系分析，输出所述第二测试函数。
36.具体而言，在本实施例中，响应率分析为将单组进行存储性能测试的数据量（bate）除以所述单组存储性能测试的响应时间，获得每组数据存储一个字节的平均时间，单位为b/ns。
37.第一响应曲线为将多组测试样本数据按照数据量大小进行排序后，计算获得每组数据的平均字节存储时间进行图像化处理后形成的由一条函数曲线和围绕该曲线的多个散点构成的图像。离散度去异化处理为根据散点与函数曲线图像的偏离程度去除样本测试均值时间速率中较为异常的点。通过离散度去异化处理，使图像散点连接后形成平滑曲线，计算获得随存储量增加存储响应时间的多组下降速率统称第一下降速率。
38.以所述多组存储时间响应结果为输入变量，基于所述第一下降速率为输出变量进
行变量关系分析，输出第二测试函数。示例性的，可采用matlab将多组数据拟合成一条曲线并输出第二测试函数公式。在具体实施过程中进行曲线拟合并输出函数公式的方法可根据实际需要进行选取，在此，本技术不做限制。
39.通过多组数据样本对半导体存储产品的存储响应时间测试，并对测试结果进行分析处理，获得数据存储量变化对半导体存储产品性能的影响程度，达到了进一步提高半导体存储产品性能测试准确度的技术效果。
40.s700：通过对所述第一测试函数和所述第二测试函数进行函数比对，根据比对结果对所述第一响应结果进行标定，获得产品性能测试结果。
41.进一步的，如图2所示，本技术提供的方法中的步骤s700包括：s710：根据所述第一测试函数，生成第一反测试函数，其中，所述第一反测试函数为与所述第一测试函数对应的反函数；s720：将所述第一反测试函数作为比对基础对所述第二测试函数进行比对，输出第一比对结果；s730：根据所述第一比对结果，判断所述多组存储时间响应结果是否存在异常检测区，若存在，获得第一标定指令；s740：根据所述第一标定指令对所述异常检测区进行标定。
42.具体而言，第二测试函数为以所述多组存储时间响应结果为输入变量，基于所述第一下降速率为输出变量进行变量关系分析获得的。而作为第二测试函数自变量的多组存储时间响应结果之间具有与所述第一测试函数相同的函数关系，即，半导体存储产品在理想状态进行分数据存储响应测试时，所述第一测试函数的反函数与所述第二测试函数具有相同的函数解析式，所述第二测试函数的图像与第一测试函数反函数的图像按照比例缩放后可以相互重叠。
43.应理解的，在半导体存储产品实际工作过程中，随着不断进行的数据读出存入，半导体存储产品温度会发生变化，可靠性降低，半导体存储产品的数据存储响应发生延迟。即，在实际测试过程中，所述第二函数图像与所述第一函数的反函数图像并不完全贴合，实际的第二函数曲线图像后半段与第一测试函数图像发生偏差，发生偏差的函数节点即为测试进行到一定阶段后，半导体存储产品的性能受外界环境以及存储产品本身影响，不能反应存储产品实际性能的点。发生偏差的函数节点即为所述多组存储时间响应结果存在的异常检测区，根据标定指令对所述异常检测区进行标定。
44.本技术实施例提供的方法通过先确定半导体存储类产品的存储类别，然后选择不同类型的测试项目进行性能测试，使获得的性能测试结果更能代表具体类型的半导体存储产品性能；并选用由具有函数关系的样本数据组成的多组测试样本数据对半导体存储类产品预设的测试项目进行测试，并将每组测试数据的性能测试结果作为自变量，存储性能下降速率作为因变量进行数据曲线拟合分析，将测试数据的函数关系对半导体产品性能测试的函数关系进行误差标正分析。从而确定为了避免误差出现，应在性能测试时，需要对性能测试进行暂停的间隔时间和测试频率，从而获得稳定准确的产品性能测试结果，避免传统性能测试中偶然性结果被误认为是半导体存储类产品的实际性能的问题，达到了半导体存储类产品的性能测试结果稳定准确，能够反映产品的真实性能的技术效果。
45.如图3所示，本技术提供的方法还包括：
s810：根据所述结构单元设计信息，获得第一库数量；s820：根据所述结构单元设计信息，获得第一排列结构；s830：按照所述第一库数量和所述第一排列结构进行存储传热分析，生成第一性能影响系数；s840：按照所述第一性能影响系数对所述多组测试结果进行关联分析，输出关联分析结果。
46.具体而言，存储器的器件包括存储单元阵列、输入/输出(i/o)电路以及耦合到i/o电路的控制逻辑。在存储器的器件构成中，存储单元阵列（存储矩阵）是存储器的主体。库可以是存储器单元阵列中的页、块或面的部分，储单元阵列包括多个库。大多数存储器技术有4个或者8个库，在随机负载情况下，具有8个库的内核比具有4个库的内核所发生的库冲突更少，即存储器库数量较多时，在存储数据量增加时，不是所有库都被调用进行数据存储，因而库冲突更不易发生，数据存储的响应延迟情况发生越少。
47.应理解的，在存储数据量增加时，导致存储响应时间延长的原因有二，其一，在半导体存储产品进行持续测试时，随着时间变长，半导体存储产品自身和环境温度自然发生变化，导致半导体存储产品的可靠性降低，半导体存储产品的存储响应延迟；其二，在存储过程中由于存储单元阵列中的库冲突或存储单元阵列排布紧密导致电路元件工作调用冲突或调用不及时，导致半导体存储产品的存储响应延迟。
48.在本实施例中，第一库数量为性能待测的半导体存储产品的库个数。第一排列结构为存储单元阵列排布的密集或稀疏程度。第一性能影响系数为半导体存储产品自身的结构单元设计对半导体存储产品性能的影响程度。关联分析结果为半导体存储产品的自身结构设计是否导致半导体存储产品的存储响应延迟。
49.根据步骤s100获得的结构单元设计信息，根据半导体存储产品的结构单元设计信息，获得半导体存储产品的第一库数量和第一排列结构进行存储传热分析。将半导体存储产品自身结构对存储时间变化的影响程度进行数据化处理，生成第一性能影响系数。按照第一性能影响系数对多组测试结果进行关联分析，输出关联分析结果，即半导体存储产品的结构单元设计是否对其产品性能存在影响。
50.通过对半导体存储产品的结构单元设计进行分析，获知半导体存储产品的结构单元设计对存储时间性能是否存在影响，达到了可准确获知影响半导体存储产品性能的因素构成，可进一步准确获知半导体存储产品的实际性能的技术效果。
51.本技术提供的方法中的步骤s840包括：s841：判断所述第一性能影响系数是否满足预设影响系数；s842：若所述第一性能影响系数满足所述预设影响系数，调用所述第一下降速率；s843：按照所述第一性能影响系数对所述第一下降速率进行关联分析，输出第二下降速率；s844：将所述第二下降速率作为所述关联分析结果进行输出。
52.具体而言，在本实施例中，预设影响系数为判定半导体存储产品的结构设计对产品性能是否存在影响的节点，在具体实施过程中，具体预设影响系数的数值可根据实际性能测试情况进行设定，在此本技术不做限制。
53.当半导体存储产品的排列结构和库数量对半导体存储产品的性能影响达到或超
过预设影响系数时，按照所述第一性能影响系数对所述第一下降速率进行关联分析，输出第二下降速率。当半导体存储产品的排列结构和库数量对半导体存储产品性能的影响没有达到预设影响系数时，说明半导体存储产品自身结构不对性能测试产生干扰，按照步骤s800直接进行函数比对。
54.通过判断半导体存储产品的自身结构对半导体存储产品性能是否有影响，并具体化影响程度高低，达到了排除半导体存储产品自身结构造成的存储响应延迟对产品性能检测的干扰，获得单一的温度对半导体存储产品性能影响程度的技术效果。
55.为达到半导体存储类产品的性能测试结果具有稳定性的效果，本技术提供的方法还包括：s750：根据所述第一标定指令对所述异常检测区进行标定，输出第一标定检测区；s760：根据所述第一标定检测区，输出第一测试时间节点；s770：根据所述第一测试时间节点配置间隔提醒信息，其中，所述间隔提醒信息包括间隔时长和间隔频率；s780：根据所述间隔提醒信息对所述多组测试样本数据进行存储时间响应测试的过程进行间隔提醒。
56.具体而言，在本实施例中，通过在步骤s720对所述第一反测试函数和所述第二测试函数进行函数比对，找到第二测试函数偏离第一反测试函数的图像点，并根据图像点获得对应的第二测试函数的自变量和因变量，该图像的为第一标定检测区。根据所述第一标定检测区对应的自变量和因变量，计算确定该点实际代表的存储响应时间下降速率、该组测试数据的数据量以及半导体存储产品持续工作到该组测试数据时，半导体存储产品的实际工作时间。即，当半导体存储产品持续进行性能测试到达该时间时，半导体存储产品自身温度以及环境温度变化就会开始影响产品的性能测试准确度，在对半导体存储产品进行性能测试到达该时间点前暂停，使半导体存储产品冷却到不影响性能测试结果时，再进行半导体存储产品的性能测试。通过获得半导体存储响应异常点并对该异常点进行标定分析，获得对半导体存储产品进行性能测试时，具体可进行连续测试工作的时间，达到了避免半导体存储产品长时间进行性能测试时，自身及环境温度变化引起半导体存储产品的性能测试结果不准确的技术效果。
57.为达到半导体存储类产品的性能测试单轮测试准确且消耗时间较短的技术效果，本技术提供的方法步骤s770还包括：s771：通过对所述第一半导体存储产品进行产品降温性能分析，获得所述间隔时长；s772：通过对所述第一标定检测区进行检测时长阈值检测和异常波动幅值检测，获得第一波动检测结果；s773：按照所述第一波动检测结果，确定所述间隔频率；s774：根据所述间隔时长和所述间隔频率在所述第一测试时间节点配置所述间隔提醒信息。
58.具体而言，应理解的，并非半导体存储产品的所有温度变化都影响产品性能测试的准确度，因而并不需要在半导体存储产品的连续性能测试时间到达引起温度变化影响性能测试结果的时间节点后，停止性能检测直到半导体存储产品完全冷却，再进行下一轮性
能测试。为提高半导体存储产品性能测试效率，可以对半导体性能测试暂停的间隔时间进行检测和设置。具体的，通过对所述第一半导体存储产品进行产品降温性能分析，获得半导体存储产品冷却所需间隔时长。通过对所述第一标定检测区进行检测时长阈值检测和异常波动幅值检测，获得在异常检测区内具体哪一时间段内半导体存储产品的存储测试响应速率发生严重变化，即获得第一波动检测结果，按照所述第一波动检测结果，确定所述间隔频率，即在该时间范围内存储产品的；根据所述间隔时长和所述间隔频率在所述第一测试时间节点配置所述间隔提醒信息。
59.通过对半导体存储性能测试异常区域的进一步分析，得到具体对半导体存储产品进行间断检测的具体间隔频率和间隔时长，达到了在提高半导体存储产品性能测试准确度的同时，性能测试也以较高的测试效率进行的技术效果。
60.实施例二基于与前述实施例中一种半导体存储类产品的性能测试方法相同的发明构思，如图4所示，本技术提供了一种半导体存储类产品的性能测试系统，其中，所述系统包括：第一获得单元11，用于获得第一半导体存储产品的结构单元设计信息；第一处理单元12，用于根据所述结构单元设计信息，确定第一存储类别；第一配置单元13，用于按照所述第一存储类别，配置第一测试指标集，其中，所述第一测试指标集为产品测试的性能指标；第二获得单元14，用于根据所述第一测试指标集和数据采集装置采集多组测试样本数据，获得第一测试函数，其中，所述多组测试样本数据为样本数量不相同的数据，且所述多组测试样本数据的数据量具有函数关系；第一输出单元15，用于根据所述多组测试样本数据对所述第一半导体存储产品进行存储时间响应测试，输出第一响应结果，所述第一响应结果包括多组存储时间响应结果；第二输出单元16，用于根据所述第一响应结果进行数据曲线拟合分析，输出第二测试函数；第三获得单元17，用于通过对所述第一测试函数和所述第二测试函数进行函数比对，根据比对结果对所述第一响应结果进行标定，获得产品性能测试结果。
61.进一步地，所述系统还包括：第一生成单元，用于根据所述第一响应曲线进行离散度去异化处理，生成第二响应曲线；第四获得单元，用于根据所述第二响应曲线，获得第一下降速率；以所述多组存储时间响应结果为输入变量，基于所述第一下降速率为输出变量进行变量关系分析，输出所述第二测试函数。
62.进一步地，所述系统还包括：第五获得单元，用于根据所述结构单元设计信息，获得第一库数量；第六获得单元，用于根据所述结构单元设计信息，获得第一排列结构；第二生成单元，用于按照所述第一库数量和所述第一排列结构进行存储传热分析，生成第一性能影响系数；第三输出单元，用于按照所述第一性能影响系数对所述多组测试结果进行关联分析，输出关联分析结果。
63.进一步地，所述系统还包括：第一判断单元，用于判断所述第一性能影响系数是否满足预设影响系数；第二处理单元，用于若所述第一性能影响系数满足所述预设影响系数，调用所述第一下降速率；第一分析单元，用于按照所述第一性能影响系数对所述第一下降速率进行关联分析，输出第二下降速率；第四输出单元，用于将所述第二下降速率作为所述关联分析结果进行输出。
64.进一步地，所述系统还包括：第三生成单元，用于根据所述第一测试函数，生成第一反测试函数，其中，所述第一反测试函数为与所述第一测试函数对应的反函数；第五输出单元，用于将所述第一反测试函数作为比对基础对所述第二测试函数进行比对，输出第一比对结果；第二判断单元，用于根据所述第一比对结果，判断所述多组存储时间响应结果是否存在异常检测区，若存在，获得第一标定指令；第一执行单元，用于根据所述第一标定指令对所述异常检测区进行标定。
65.进一步地，所述系统还包括：第六输出单元，用于根据所述第一标定指令对所述异常检测区进行标定，输出第一标定检测区；第七输出单元，用于根据所述第一标定检测区，输出第一测试时间节点；第二配置单元，用于根据所述第一测试时间节点配置间隔提醒信息，其中，所述间隔提醒信息包括间隔时长和间隔频率 ；第二执行单元，用于根据所述间隔提醒信息对所述多组测试样本数据进行存储时间响应测试的过程进行间隔提醒。
66.进一步地，所述系统还包括：第二分析单元，用于通过对所述第一半导体存储产品进行产品降温性能分析，获得所述间隔时长；第三执行单元，用于通过对所述第一标定检测区进行检测时长阈值检测和异常波动幅值检测，获得第一波动检测结果；第八输出单元，用于按照所述第一波动检测结果，确定所述间隔频率；第四执行单元，用于根据所述间隔时长和所述间隔频率在所述第一测试时间节点配置所述间隔提醒信息。
67.实施例三基于与前述实施例中一种半导体存储类产品的性能测试方法相同的发明构思，本技术还提供了一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如实施例一内的方法。
68.示例性电子设备下面参考图5来描述本技术的电子设备，基于与前述实施例中一种半导体存储类产品的性能测试方法相同的发明构思，本技术还提供了一种半导体存储类产品的性能测试系统，包括：处理器，所述处理器与存储器
耦合，所述存储器用于存储程序，当所述程序被所述处理器执行时，使得系统以执行实施例一所述方法的步骤。
69.该电子设备300包括：处理器302、通信接口303、存储器301。可选的，电子设备300还可以包括总线架构304。其中，通信接口303、处理器302以及存储器301可以通过总线架构304相互连接；总线架构304可以是外设部件互连标(peripheral component interconnect，简称pci)总线或扩展工业标准结构(extended industry standard architecture，简称eisa)总线等。所述总线架构304可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
70.处理器302可以是一个cpu，微处理器，asic，或一个或多个用于控制本技术方案程序执行的集成电路。
71.通信接口303，使用任何收发器一类的装置，用于与其他设备或通信网络通信，如以太网，无线接入网(radio access network，ran),无线局域网(wireless local area networks，wlan)，有线接入网等。
72.存储器301可以是rom或可存储静态信息和指令的其他类型的静态存储设备，ram或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、只读光盘(compact discread-only memory，cd-rom)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过总线架构304与处理器相连接。存储器也可以和处理器集成在一起。
73.其中，存储器301用于存储执行本技术方案的计算机执行指令，并由处理器302来控制执行。处理器302用于执行存储器301中存储的计算机执行指令，从而实现本技术上述实施例提供的一种半导体存储类产品的性能测试方法。
74.本领域普通技术人员可以理解：本技术中涉及的第一、第二等各种数字编号仅为描述方便进行的区分，并不用来限制本技术的范围，也不表示先后顺序。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。“至少一个”是指一个或者多个。至少两个是指两个或者多个。“至少一个”、“任意一个”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a ,b,或c中的至少一项(个、种)，可以表示：a ,b,c,a
ꢀ‑
b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
75.在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本技术所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线
(dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包括一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘(solid state disk，ssd))等。
76.本技术中所描述的各种说明性的逻辑单元和电路可以通过通用处理器，数字信号处理器，专用集成电路(asic)，现场可编程门阵列(fpga)或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
77.本技术中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的软件单元、或者这两者的结合。软件单元可以存储于ram存储器、闪存、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可移动磁盘、cd-rom或本领域中其它任意形式的存储媒介中。示例性地，存储媒介可以与处理器连接，以使得处理器可以从存储媒介中读取信息，并可以向存储媒介存写信息。可选地，存储媒介还可以集成到处理器中。处理器和存储媒介可以设置于asic中，asic可以设置于终端中。可选地，处理器和存储媒介也可以设置于终端中的不同的部件中。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
78.尽管结合具体特征及其实施例对本技术进行了描述，显而易见的，在不脱离本技术的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是本技术的示例性说明，且视为已覆盖本技术范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本技术进行各种改动和变型而不脱离本技术的范围。这样，倘若本技术的这些修改和变型属于本技术及其等同技术的范围之内，则本技术意图包括这些改动和变型在内。