半导体集成电路及其制备方法与流程

1.本发明涉及半导体技术领域，特别涉及一种半导体集成电路及其制备方法。


背景技术：

2.在超大规模集成电路（ulsi）中，一般可利用双栅氧工艺 (dual gate oxide，dgo) 将高压器件和低压器件集成在同一芯片上，进而在高压器件和低压器件中分别需要制备不同厚度的栅极介质层。
3.例如参考图1所示，在一衬底10的第一区域10a和第二区域10b内分别形成低压晶体管和高压晶体管，第一区域10a内的第一栅极介质层21的厚度小于第二区域10b内的第二栅极介质层22的厚度。以及，在第一区域10a和第二区域10b内分别形成第一栅极导电层31和第二栅极导电层32之后，将利用离子注入工艺在栅极导电层侧边的衬底内形成源漏区。而在第二区域10b内，由于第二栅极介质层22的厚度较大，不利于离子的注入，因此需要在执行离子注入工艺之前执行回刻蚀工艺，以减薄第二栅极介质层22的厚度。具体参考图2所示，在回刻蚀第二栅极介质层22的同时，还会消耗第一栅极介质层21导致第一栅极介质层21的厚度过小，且第一栅极介质层21在第一栅极导电层31的端部下方还容易产生侧向侵蚀，例如图2中的虚线框所示。此时，虽然可以同时实现对第一区域10a和第二区域10b的离子注入以形成源漏区40，但是由于第一栅极介质层21在第一栅极导电层侧边的厚度被减薄甚至被完全消耗殆尽，极易导致第一栅极导电层31和邻近的源漏区40发生漏电流的问题。


技术实现要素：

4.本发明的目的在于提供一种半导体集成电路及其制备方法，以解决现有的制备工艺中难以平衡高压区域和低压区域之间由于栅极介质层的厚度差异而容易引起器件漏电流的问题。
5.为解决上述技术问题，本发明提供了一种半导体集成电路的制备方法，包括：提供衬底，所述衬底具有第一区域和第二区域；在所述衬底的第一区域上形成第一栅极介质层，在所述衬底的第二区域上形成第二栅极介质层，所述第二栅极介质层的厚度大于所述第一栅极介质层的厚度；在所述第一栅极介质层和第二栅极介质层上分别形成第一栅极导电层和第二栅极导电层；执行第一刻蚀工艺，以对所述第一栅极介质层位于第一栅极导电层侧边的部分和所述第二栅极介质层位于第二栅极导电层侧边的部分进行刻蚀，去除所述第一栅极介质层位于第一栅极导电层侧边的部分而暴露出衬底表面，并将所述第二栅极介质层在第二栅极导电层侧边的厚度减薄至预定厚度；执行氧化工艺，以至少使所述第一区域内暴露出的衬底氧化而形成氧化层；执行第二刻蚀工艺，以同时减薄所述氧化层和所述第二栅极介质层位于第二栅极导电层侧边的部分；以及，执行离子注入工艺，以在第一栅极导电层侧边的衬底和第二栅极导电层的侧边的衬底内形成源漏区。
6.可选的，所述第二栅极介质层和所述第一栅极介质层的厚度差异大于等于400埃。
7.可选的，执行第一刻蚀工艺之后，执行氧化工艺之前，所述第二栅极介质层中位于
第二栅极导电层侧边的厚度小于等于300埃。
8.可选的，在执行第一刻蚀工艺时，还侧向侵蚀所述第一栅极介质层中位于第一栅极导电层的侧壁下方的部分。
9.可选的，在执行氧化工艺时，氧横向扩散至第一栅极导电层的侧壁下方而发生氧化反应，增厚所述氧化层在第一栅极导电层的侧壁位置的厚度。
10.可选的，所述氧化层的厚度大于所述第一栅极介质层的厚度。
11.可选的，在执行氧化工艺时，还对第二栅极导电层侧边的衬底进行氧化，而增厚对应位置的第二栅极介质层的厚度，并且对第二栅极导电层侧边的衬底的氧化速率小于对第一栅极导电层侧边的衬底的氧化速率。
12.可选的，在执行氧化工艺后，所述第二栅极介质层在第二栅极导电层侧边的厚度和所述氧化层的厚度差异小于等于200埃。
13.可选的，在执行氧化工艺之后，执行第二刻蚀工艺之前，还包括：在所述第一栅极导电层和所述第二栅极导电层的侧壁上形成侧墙。
14.可选的，执行第二刻蚀工艺，以将所述氧化层和所述第二栅极介质层位于第二栅极导电层侧边的部分减薄至小于等于300埃。
15.本发明还提供了一种半导体集成电路，包括：衬底，所述衬底具有第一区域和第二区域；第一栅极介质层和第一栅极导电层，依次形成在所述第一区域的衬底上；氧化层，形成在第一栅极导电层侧边的衬底上并和所述第一栅极介质层相互衔接；第二栅极介质层和第二栅极导电层，依次形成在所述第二区域的衬底上，并且所述第二栅极介质层包括位于第二栅极导电层正下方的第一部分和位于第二栅极导电层侧边的第二部分。其中，所述第一部分的厚度大于所述第一栅极介质层的厚度，并且所述第一部分和所述第一栅极介质层的厚度差异大于所述第二部分和所述氧化层的厚度差异。
16.可选的，所述第二栅极介质层的第一部分和所述第一栅极介质层的厚度差异大于等于400埃。
17.可选的，所述氧化层还横向延伸至第一栅极导电层的侧壁下方以和所述第一栅极介质层相互衔接，并且所述氧化层位于第一栅极导电层的侧壁下方的部分具有鸟嘴结构，所述鸟嘴结构的厚度从第一栅极导电层的中心指向侧壁的方向逐步增大。
18.本发明提供了一种半导体集成电路的制备方法，该制备方法中直接利用第一刻蚀工艺将第一栅极介质层位于第一栅极导电层侧边的部分完全去除，同时减薄第二栅极介质层在第二栅极导电层侧边的厚度，之后利用氧化工艺在第一栅极导电层侧边的衬底上形成较大厚度的氧化层，降低了第一栅极导电层侧边的氧化层和第二栅极导电层侧边的第二栅极介质层之间的厚度差异。因此，在后续执行离子注入工艺之前，即使需要对氧化层和暴露出的第二栅极介质层的厚度进行减薄，此时可以均衡的消耗氧化层和第二栅极介质层，避免个别区域内的氧化层过度消耗而导致所形成的晶体管器件存在较大的漏电流问题，并且也可有效缓解器件的热载流子效应，提高器件的性能。
附图说明
19.图1-图2是现有的一种半导体集成电路在其制备过程中的结构示意图。
20.图3是本发明一实施例提供的半导体集成电路的制备方法的流程示意图。
21.图4-图10为本发明一实施例中的半导体集成电路在其制备过程中的结构示意图。
22.其中，附图标记如下：10/100-衬底；10a/100a-第一区域；10b/100b-第二区域；110-隔离结构；21/210-第一栅极介质层；210a-氧化层；22/220-第二栅极介质层；220a-氧化后的第二栅极介质层；31/310-第一栅极导电层；32/320-第二栅极导电层；400-源漏区；500-场氧化层；610-侧墙。
具体实施方式
23.承如背景技术所述，现有的半导体集成电路中，由于第一区域内的第一栅极介质层和第二区域内的第二栅极介质层的存在较大的厚度差异，此时，为了实现第二区域的离子注入，不得不牺牲第一区域内的第一栅极介质层的厚度，导致第一区域内所形成的晶体管器件存在较大的漏电流问题，并且也极易引起器件的热载流子效应，影响器件的性能。
24.为此，本发明提供了一种半导体集成电路的制备方法，其可以在减薄第二区域内的第二栅极介质层的厚度的情况下，避免第一区域内的第一栅极介质层的厚度过薄，保障第一区域内的晶体管器件的性能。具体参考图3所示，本发明一实施例中的半导体集成电路的制备方法可包括如下步骤。
25.步骤s100，提供衬底，所述衬底具有第一区域和第二区域。
26.步骤s200，在所述衬底的第一区域上形成第一栅极介质层，在所述衬底的第二区域上形成第二栅极介质层，所述第二栅极介质层的厚度大于所述第一栅极介质层的厚度。
27.步骤s300，在所述第一栅极介质层和第二栅极介质层上分别形成第一栅极导电层和第二栅极导电层。
28.步骤s400，执行第一刻蚀工艺，以对所述第一栅极介质层位于第一栅极导电层侧边的部分和所述第二栅极介质层位于第二栅极导电层侧边的部分进行刻蚀，去除所述第一栅极介质层位于第一栅极导电层侧边的部分而暴露出衬底表面，并将所述第二栅极介质层在第二栅极导电层侧边的厚度减薄至预定厚度。
29.步骤s500，执行氧化工艺，以至少使所述第一区域内暴露出的衬底氧化而形成氧化层。
30.步骤s600，执行第二刻蚀工艺，以同时减薄所述氧化层和所述第二栅极介质层位于第二栅极导电层侧边的部分。
31.步骤s700，执行离子注入工艺，以在第一栅极导电层侧边的衬底和第二栅极导电层的侧边的衬底内形成源漏区。
32.以下结合附图和具体实施例对本发明提出的半导体集成电路及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
33.在步骤s100中，具体参考图4所示，提供衬底100，所述衬底100具有第一区域100a和第二区域100b，用于分别形成第一晶体管器件和第二晶体管器件。
34.其中，所述衬底100例如包括硅衬底。以及，第一区域100a和第二区域100b可采用隔离结构110界定出，其中，所述第一区域100a例如作为低压区域，用于形成低压晶体管；所述第二区域100b例如为高压区域，用于形成高压晶体管。具体示例中，第二区域100b可用于形成ldmos管，此时还可在第二区域100b的衬底上形成场氧化层500，后续形成的第二栅极导电层320可进一步延伸覆盖所述场氧化层500，以形成场板结构。
35.在步骤s200中，继续参考图4所示，在所述衬底100的第一区域100a上形成第一栅极介质层210，在所述衬底100的第二区域100b上形成第二栅极介质层220，所述第二栅极介质层210的厚度大于所述第一栅极介质层210的厚度。
36.具体示例中，所述第二栅极介质层220的厚度大于第一栅极介质层210的厚度400埃。例如，所述第一栅极介质层的厚度为50埃-200埃，所述第二栅极介质层220的厚度为450埃-600埃。
37.在步骤s300中，具体参考图4所示，在所述第一栅极介质层210和第二栅极介质层220上分别形成第一栅极导电层310和第二栅极导电层320。本实施例中，第二栅极导电层320还进一步延伸覆盖所述场氧化层500，以形成场板结构。
38.具体的，第一栅极导电层310和第二栅极导电层320的制备方法例如包括：沉积导电材料层，并在导电材料层上形成掩模层，所述掩模层界定出第一栅极导电层310和第二栅极导电层320的图形；接着，以所述掩模层为掩模刻蚀所述导电材料层，以在第一区域100a内形成第一栅极导电层310，在第二区域100b内形成第二栅极导电层320。
39.在步骤s400中，具体参考图5所示，执行第一刻蚀工艺，以对所述第一栅极介质层210位于第一栅极导电层310侧边的部分和所述第二栅极介质层220位于第二栅极导电层320侧边的部分进行刻蚀，去除所述第一栅极介质层210位于第一栅极导电层310侧边的部分而暴露出衬底表面，并将所述第二栅极介质层220在第二栅极导电层320侧边的厚度减薄至预定厚度。
40.具体而言，在执行第一刻蚀工艺之前，第二栅极介质层220的厚度大于第一栅极介质层210的厚度（例如，第二栅极介质层220的厚度和第一栅极介质层的厚度差异大于等于400埃），因此在去除第一栅极介质层210位于第一栅极导电层310侧边的部分时，第二栅极介质层220位于第二栅极导电层320侧边的部分未完全消耗而仍保留有部分厚度在所述衬底100上，并可将暴露出的第二栅极介质层220刻蚀至预定厚度，例如可使刻蚀后的第二栅极介质层220在第二栅极导电层侧边的厚度不大于300埃。
41.本实施例中，在刻蚀暴露出的第一栅极介质层时，还侧向侵蚀第一栅极介质层位于第一栅极导电层310的侧壁下方的部分，在后续步骤中可通过氧化工艺补偿该侧向侵蚀区域的氧化层厚度，并且通过氧化工艺还有利于进一步增厚该侧向侵蚀区域的氧化层厚度，具体参考步骤s500。
42.在步骤s500中，具体参考图6所示，执行氧化工艺，以至少使第一区域100a内暴露出的衬底氧化而形成氧化层210a。
43.具体示例中，可采用炉管氧化工艺，并在氧化第一区域100a的衬底的同时，还对第二区域100b的衬底进行氧化，而增厚第二栅极介质层的厚度（如图6所标示的，位于第二栅极导电层320侧边的氧化后的第二栅极介质层220a的厚度增大）。
44.需要说明的是，由于第二区域100b内仍覆盖有一定厚度的第二栅极介质层，因此
在氧化过程中对第二区域100b内的衬底的氧化速率较小，甚至在氧化至一定厚度后将不再被氧化。而在第一区域100a中，对暴露出的衬底具有较大的氧化速率，从而可以快速形成厚度较大的氧化层210a，从而使所形成的氧化层210a的厚度和氧化后的第二栅极介质层220a的厚度更接近，减小氧化层210a和氧化后的第二栅极介质层220a的厚度差异。
45.具体的，可将氧化层210a和氧化后的第二栅极介质层220a的厚度差异控制在200埃以内。例如，可使氧化层210a的厚度达到500埃-700埃，以及氧化后的第二栅极介质层220a的厚度控制在800埃以内。在一具体的示例中，氧化层210a的厚度为600埃，以及氧化后的第二栅极介质层220a的厚度可控制在700a以内，使得氧化层210a和氧化后的第二栅极介质层220a的厚度差异控制在100埃以内。
46.还需要说明的是，通过氧化工艺，不仅可加厚第一栅极导电层310侧边的氧化层210a的厚度，并且在氧化过程中基于氧的横向扩散，还有利于增大第一栅极导电层310的侧壁位置的氧化层厚度，从而可降低器件的漏电流现象，并改善器件的热载流子效应。尤其是，本实施例中第一栅极导电层310的侧壁位置存在因侧向侵蚀而产生的空隙，因此在执行氧化工艺的过程中，氧横向扩散至栅极导电层310的侧壁下方而发生氧化反应，并具有较快的氧化速率，从而可补偿栅极导电层310的侧壁位置因侧向侵蚀而产生的空隙，并可进一步增厚该侧向侵蚀区域的氧化层厚度，使得侧向侵蚀区域的氧化层的厚度更大于第一栅极导电层310正下方的第一栅极介质层210的厚度。
47.也就是说，本实施例中所形成的氧化层210a位于第一栅极导电层310的侧边并横向延伸至第一栅极导电层310的侧壁下方，且和第一栅极介质层210相互衔接。其中，所述氧化层210a中位于第一栅极导电层310的侧壁位置的部分例如可呈现为鸟嘴结构，该鸟嘴结构从第一栅极导电层310的中间指向边缘的方向的厚度逐步增大，进一步改善了器件的漏电流的问题，并有效缓解器件的热载流子效应。
48.应当认识到，由于氧化层210a的厚度和氧化后的第二栅极介质层220a的厚度接近，因此在后续执行离子注入工艺之前，即使需要对氧化层210a和氧化后的第二栅极介质层220a的厚度进行减薄，此时可以均衡的减薄氧化层210a和氧化后的第二栅极介质层220a，避免任意区域内的氧化层的厚度过小的问题，具体参考步骤s600。
49.在步骤s600中，具体参考图9所示，执行第二刻蚀工艺，以同时减薄第一区域100a内的氧化层210a和第二区域100b内的氧化后的第二栅极介质层220a的厚度。
50.如上所述，在该刻蚀步骤中，氧化层210a和氧化后的第二栅极介质层220a可以被均衡的消耗，使得刻蚀后被保留下的氧化层210a和第二栅极介质层之间具有较小的厚度差异。通过减薄氧化层210a和氧化后的第二栅极介质层220a的厚度，以便于后续执行离子注入工艺。具体示例中，例如可将氧化层210a和氧化后的第二栅极介质层220a的厚度减薄至不大于300埃。
51.本实施例中，结合参考图7-图8所示，在刻蚀氧化层210a和氧化后的第二栅极介质层220a之前，还包括在第一栅极导电层310和第二栅极导电层320的侧壁上形成侧墙610，从而可以在侧墙610的保护下执行刻蚀工艺，避免了第一栅极导电层310和第二栅极导电层320侧壁下方容易因为刻蚀工艺的侧向侵蚀而使得侧壁位置的氧化层厚度降低。
52.继续参考图7-图8所示，所述侧墙610的形成方法包括：沉积侧墙材料层600，所述侧墙材料层600覆盖第一区域100a内的第一栅极导电层310和氧化层210a、第二区域100b内
的第二栅极导电层320和氧化后的第二栅极介质层220a、还覆盖隔离结构110；接着，执行回刻蚀工艺，以去除第一栅极导电层310、氧化层210a、第二栅极导电层320、氧化后的第二栅极介质层220a和隔离结构110顶表面上的侧墙材料，并至少保留第一栅极导电层310和第二栅极导电层320的侧壁上的侧墙材料以形成侧墙610。
53.之后如图9所示，在所述侧墙610的保护下执行刻蚀工艺，使得第一栅极导电层310侧壁位置的氧化层210a和第二栅极导电层320的侧壁位置的第二栅极介质层仍保持较大厚度。
54.在步骤s700中，具体参考图10所示，执行离子注入工艺，以在第一栅极导电层310和第二栅极导电层320的侧边的衬底中形成源漏区400。
55.基于如上所述的制备方法，下面结合图10对所形成的半导体集成电路的结构进行说明。如图10所示，一种半导体集成电路包括：衬底100，所述衬底100具有第一区域100a和第二区域100b；分别形成在第一区域100a和第二区域100b内的第一晶体管器件和第二晶体管器件。
56.具体的，在所述第一区域100a的衬底上依次形成有第一栅极介质层210和第一栅极导电层310，第一栅极介质层210完全位于所述第一栅极导电层310的正下方。以及，在所述第一区域100a内还形成有氧化层210a，所述氧化层210a形成在第一栅极导电层310侧边的衬底上并和所述第一栅极介质层210相互衔接。其中，所述第一栅极介质层210和所述氧化层210a的材料相同，例如均包括氧化硅。
57.在第二区域100b内，所述衬底100上依次形成有第二栅极介质层220和第二栅极导电层320，并且所述第二栅极介质层220包括位于第二栅极导电层320正下方的第一部分和位于第二栅极导电层320侧边的第二部分。
58.其中，第一区域100a内的第一晶体管可构成低压晶体管，第二区域100b内的第二晶体管可构成高压晶体管，因此所述第二栅极介质层220的第一部分的厚度大于所述第一栅极介质层210的厚度。此外，本实施例中，所述第二栅极介质层220的第一部分和所述第一栅极介质层210的厚度差异大于所述第二栅极介质层220的第二部分和所述氧化层210a的厚度差异。例如，所述第二栅极介质层220的第一部分和所述第一栅极介质层210的厚度差异大于等于400埃，而所述第二栅极介质层220的第二部分和所述氧化层210a的厚度差异小于等于200埃。
59.进一步的，所述氧化层210a还横向延伸至第一栅极导电层310的侧壁下方，以和第一栅极介质层210相互衔接。其中，所述氧化层210a中位于第一栅极导电层310的侧壁位置的部分可具有鸟嘴结构，该鸟嘴结构从第一栅极导电层310的中间指向侧壁的方向的厚度逐步增大，有利于进一步改善了器件的漏电流的问题，并缓解器件的热载流子效应。
60.需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
61.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。