交换机的复位系统及方法、存储介质、电子设备与流程

1.本技术实施例涉及计算机领域，具体而言，涉及一种交换机的复位系统及方法、存储介质、电子设备。


背景技术：

2.基于高速串行通信总线（peripheral component interconnect express，简称为pcie）的非透明桥（non-transparent bridging，简称为ntb）技术在因特网intel的平台已经有大量的实践应用，但是在国产中央处理器（central processing unit，简称为cpu）的平台应用有限。因国产cpu自身的缺陷，使用过程中在需要单控制器热拔插或需要控制器复位时会出现不可预知的问题。国产cpu无法实现两个控制器之间的直接连接，需要选用基于pcie的ntb技术实现两个控制器之间的连接。在控制器出现问题的情况下，需要进行修复，但相关技术中尚未提出有效解决控制器修复故障的方案。


技术实现要素：

3.本技术实施例提供了一种交换机的复位系统及方法、存储介质、电子设备，以至少解决相关技术中无法有效修复控制器故障的问题。
4.根据本技术的一个实施例，提供了一种交换机的复位系统，包括：处理器，上述处理器通过数据传输链路与交换机连接；复杂可编程逻辑器件，上述复杂可编程逻辑器件与上述处理器和上述交换机连接，上述复杂可编程逻辑器件用于接收上述处理器发送的信号标志位信息，并用于基于上述信号标志位信息处理上述交换机中的复位信号，其中，上述信号标志位信息用于表示上述交换机与上述处理器之间的数据传输出现异常；上述交换机，用于接收上述复杂可编程逻辑器件发送的处理后的复位信号，并进行复位操作。
5.在一个示例性实施例中，上述处理器还用于在上述复位信号被处理之后，通过上述数据传输链路读取上述交换机中的数据，以确定上述交换机是否复位。
6.在一个示例性实施例中，上述交换机的复位系统还包括：集成电路总线，与上述处理器和上述复杂可编程逻辑器件连接。
7.在一个示例性实施例中，上述复杂可编程逻辑器件还用于在基于上述信号标志位信息处理上述复位信号之后，向上述处理器发送反馈信息，其中，上述反馈信息用于表示上述信号标志位已触发上述复杂可编程逻辑器件对上述复位信号的处理。
8.在一个示例性实施例中，上述信号标志位信息包括冷启动上述交换机的信息。
9.在一个示例性实施例中，上述处理器还包括接收控制设备，与上述交换机连接，用于向上述交换机传输下行数据流。
10.在一个示例性实施例中，上述交换机还包括直接存储器访问设备dma，与上述处理器连接，用于向上述处理器传输上行数据流。
11.根据本技术的另一个实施例，提供了一种交换机的复位方法，应用于如上述的交换机的复位装置中，包括：接收处理器发送的信号标志位信息，其中，上述信号标志位信息
用于表示上述交换机与上述处理器之间的数据传输出现异常；基于上述信号标志位信息处理上述交换机的复位信号；将处理后的复位信号发送至上述交换机，以指示上述交换机进行复位操作。
12.根据本技术的另一个实施例，提供了一种数据传输链路的修复方法，应用于上述的交换机的复位装置中，包括：向复杂可编程逻辑器件发送信号标志位信息，以指示上述复杂可编程逻辑器件基于上述信号标志位信息处理上述交换机的复位信号，其中，上述信号标志位信息用于表示上述交换机与处理器之间的数据传输出现异常，上述交换机用于接收上述复杂可编程逻辑器件发送的处理后的复位信号，进行复位操作；检测上述交换机中的高速串行通信总线的带宽性能，其中，上述交换机与处理器之间通过数据传输链路连接；基于上述带宽性能修复上述数据传输链路。
13.根据本技术的又一个实施例，还提供了一种交换机的复位装置，包括：第一接收模块，用于接收处理器发送的信号标志位信息，其中，上述信号标志位信息用于表示上述交换机与上述处理器之间的数据传输出现异常；第一处理模块，用于基于上述信号标志位信息处理上述交换机的复位信号；第一复位模块，用于将处理后的复位信号发送至上述交换机，以指示上述交换机进行复位操作。
14.根据本技术的又一个实施例，还提供了一种数据传输链路的修复装置，包括：第一发送模块，用于向复杂可编程逻辑器件发送信号标志位信息，以指示上述复杂可编程逻辑器件基于上述信号标志位信息处理上述交换机的复位信号，其中，上述信号标志位信息用于表示上述交换机与处理器之间的数据传输出现异常，上述交换机用于接收上述复杂可编程逻辑器件发送的处理后的复位信号，进行复位操作；第一检测模块，用于检测上述交换机中的高速串行通信总线的带宽性能，其中，上述交换机与处理器之间通过数据传输链路连接；第一修复模块，用于基于上述带宽性能修复上述数据传输链路。
15.根据本技术的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
16.根据本技术的又一个实施例，还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
17.通过本技术，由于交换机的复位系统中包括处理器、复杂可编程逻辑器件以及交换机。处理器和复杂可编程逻辑器件、交换机连接。在处理器与交换机之间的数据传输出现故障的情况下，处理器将信号标志位信息发送至复杂可编程逻辑器件，复杂可编程逻辑器件处理交换机中的复位信号，将处理后的复位信号发送至交换机进行复位。即通过硬件就可以修复控制器的故障。因此，可以解决相关技术中无法有效修复控制器故障的问题，达到可以快速准确的修复控制器故障的效果。
附图说明
18.图1是根据本技术实施例的交换机的复位系统的结构框图；图2是根据本技术实施例的基于pcie的ntb总线拓扑图；图3是根据本技术实施例的cpu下发hotreset的流程图；
图4是根据本技术实施例的处理器、交换机、复杂可编程逻辑器件之间数据交互的流程图；图5是本技术实施例的一种交换机的复位方法的移动终端的硬件结构框图；图6是根据本技术实施例的交换机的复位方法的流程图；图7是根据本技术实施例的数据传输链路的修复方法的流程图；图8是根据本技术实施例的复位完成后pcie时序进入的l0的状态机的流程图；图9是根据本技术实施例的软件修复方式的流程图；图10是根据本技术实施例的交换机的复位装置的结构框图；图11是根据本技术实施例的数据传输链路的修复装置的结构框图。
具体实施方式
19.下文中将参考附图并结合实施例来详细说明本技术的实施例。
20.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
21.下面对相关技术进行说明：node用于表示节点或控制器；ntb（non-transparent bridging）用于表示非透明桥。
22.cpu（central processing unit）用于表示中央处理器。
23.arm（advanced risc machine）用于表示arm处理器。
24.dimm（dual-inline-memory-modules）用于表示双列直插式存储模块。
25.pcie（peripheral component interconnect express）用于表示高速串行通信总线。
26.rc（reception control）用于表示接收控制。
27.dma（direct memory access）用于表示直接存储器访问。
28.active-active，用两个完全一样的server，然后用一个load balancer进行请求的调度。load balancer的算法可以是轮换，即第一个请求发给服务器1，第二个发给服务器2，第三个发给服务器1，以此类推。两个服务器可以是完全一致的。
29.active-passive，也是两个服务器节点，但是绝大多数时间是active的（或者primary）进行服务，当primary服务器出问题，就使用另一个passive服务器作为备用。跟active-active一样，active-passive也应该确保两个服务器完全一致。无论是active-active还是active-passive, 都可以解决服务器高可用性的问题。
30.switch是交换机，前身是网桥。交换机是使用硬件来完成以网桥使用软件来完成过滤、学习和转发过程的任务。
31.pcie switch，提供扩展或聚合能力，并允许更多的设备连接到一个pcle端口。它们充当包路由器，根据地址或其他路由信息识别给定包需要走哪条路径。是一种pcie转pcie的桥。
32.cold reset，冷启动，关闭电源，再打开电源重启计算机。
33.hot reset，热启动，在不关闭电源的情况，由软件控制重启计算机。
34.pci-e（pci-express），是一种通用的总线规格，它由intel所提倡和推广，其最终
的设计目的是为了取代现有电脑系统内部的总线传输接口，这不只包括显示接口，还囊括了cpu、pci、hdd、network等多种应用接口。
35.在本实施例中提供了一种交换机的复位系统，图1是根据本技术实施例的交换机的复位系统的结构框图，如图1所示，交换机的复位系统，包括：处理器101，处理器101通过数据传输链路与交换机102连接；复杂可编程逻辑器件103，复杂可编程逻辑器件103与处理器101和交换机102连接，复杂可编程逻辑器件103用于接收处理器101发送的信号标志位信息，并用于基于信号标志位信息处理交换机102中的复位信号，其中，信号标志位信息用于表示交换机102与处理器101之间的数据传输出现异常；交换机102，用于接收复杂可编程逻辑器件103发送的处理后的复位信号，并进行复位操作。
36.可选地，本实施例可以应用于数据存储服务的场景中。在该场景中，需要两个控制器之间协同工作，两个控制器对应两个处理器，一个是主处理器，一个是从处理器。两个处理器之间协同工作，两个处理器可以均支持5个iic总线，8个dimm的接入，128条pcie，并支持gen3，基于pcie的ntb技术实现连接。ntb在intel的某些处理器中已经集成，可以实现两个拥有独立io或memory域的控制器直接沟通交互。
37.例如，如图2所示，双控之间的ntb口通过控制器1（node1）中的cpu的rc连接到pcie switch的upstream口，带宽为gen3 x16。同时downstream口通过背板连接到控制器2（node2）的pcie switch背靠背连接，即node2与node1实现对称连接。本实施例中的ntb、pcie switch支持active-active方案，同时也支持active-passive两种方案。对于active-passive方案，两个节点（node）一端连接到link port，一端连接到virtual port，支持failing的操作。对于active-active方案，由于两个node是完全对称的设计，任意一个节点出现failing，另一台作为主机，出现错误的节点为从机。当出现failing的节点修复或替换后，可以继续支持无限次的failing操作。
38.可选地，如图2所示，当有一个node拔出或重启时，另一node需要对pcie switch进行修复或替换后，概率性发生cpu与pcie switch之间的链路降级，即有gen3 x16降级到其它带宽，导致控制器故障。针对出现failing的节点进行的修复策略，目前在实现的方案，包括使用pcie带内管理hotreset方案。如图3所示，cpu下发hotreset，通过pcie链路下发到pcie switch，downstream端通过pcie协议中的ts1/ts2序列进行透传。通过用协议分析仪抓取pcie时序，并通过与cpu原厂的分析，cpu pcie时序问题，导致cpu对hotreset支持有缺陷，存在概率性降lane。
39.如图1所示，本实施例处理器101（cpu）与复杂可编程逻辑器件103（cpld）之间通过集成电路总线104（iic）通道进行通信。
40.可选地，处理器101还用于在复位信号被处理之后，通过数据传输链路读取交换机中的数据，以确定交换机是否复位。数据传输链路可以是高速串行总线pcie。
41.可选地，复杂可编程逻辑器件103还用于在基于信号标志位信息处理复位信号之后，向处理器101发送反馈信息，其中，反馈信息用于表示信号标志位已触发复杂可编程逻辑器件103对复位信号的处理。
42.可选地，信号标志位信息包括冷启动交换机102的信息。
43.如图4所示，是本实施例中处理器101（cpu）、交换机102（switch）、以及复杂可编程逻辑器件103（cpld）之间数据交互的流程图，包括以下步骤：s401，cpu通过iic通道给cpld下发信号标志位信息（例如，cold reset）；s402，cpld接收信号标志位信息；s403，cpld主动拉低复位信号（例如，perst信号）至300ms；s404，触发switch进人cold reset，即cpld拉低perst信号300ms后，switch开始复位。
44.此外，cpld把触发完成cold reset的标志通过iic通道给到cpu，并把拉低复位次数 1。
45.通过上述系统，由于交换机的复位系统中包括处理器101、复杂可编程逻辑器件103以及交换机102。处理器101和复杂可编程逻辑器件103、交换机102连接。在处理器101与交换机102之间的数据传输出现故障的情况下，处理器101将信号标志位信息发送至复杂可编程逻辑器件103，复杂可编程逻辑器件103处理交换机102中的复位信号，将处理后的复位信号发送至交换机102进行复位。即通过硬件就可以修复控制器的故障。因此，可以解决相关技术中无法有效修复控制器故障的问题，达到可以快速准确的修复控制器故障的效果。
46.本技术实施例中所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。以运行在移动终端上为例，图5是本技术实施例的一种交换机的复位方法的移动终端的硬件结构框图。如图5所示，移动终端可以包括一个或多个（图5中仅示出一个）处理器502（处理器502可以包括但不限于微处理器mcu或可编程逻辑器件fpga等的处理装置）和用于存储数据的存储器504，其中，上述移动终端还可以包括用于通信功能的传输设备506以及输入输出设备508。本领域普通技术人员可以理解，图5所示的结构仅为示意，其并不对上述移动终端的结构造成限定。例如，移动终端还可包括比图5中所示更多或者更少的组件，或者具有与图5所示不同的配置。
47.存储器504可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本技术实施例中的交换机的复位方法对应的计算机程序，处理器502通过运行存储在存储器504内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器504可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器504可进一步包括相对于处理器502远程设置的存储器，这些远程存储器可以通过网络连接至移动终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
48.传输设备506用于经由一个网络接收或者发送数据。上述的网络具体实例可包括移动终端的通信供应商提供的无线网络。在一个实例中，传输设备506包括一个网络适配器（network interface controller，简称为nic），其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备506可以为射频（radio frequency，简称为rf）模块，其用于通过无线方式与互联网进行通讯。
49.本技术实施例可以运行于图1所示的交换机的复位装置的架构上。
50.在本实施例中提供了一种交换机的复位方法，图6是根据本技术实施例的交换机的复位方法的流程图，如图6所示，该流程包括如下步骤：步骤s602，接收处理器发送的信号标志位信息，其中，信号标志位信息用于表示交
换机与处理器之间的数据传输出现异常；步骤s604，基于信号标志位信息处理交换机的复位信号；步骤s606，将处理后的复位信号发送至交换机，以指示交换机进行复位操作。
51.其中，上述步骤的执行主体可以为复杂可编程逻辑器件cpld等，但不限于此。
52.可选地，本实施例可以应用于数据存储服务的场景中。在该场景中，需要两个控制器之间协同工作，两个控制器对应两个处理器，一个是主处理器，一个是从处理器。本实施例中的处理器可以是主处理器，也可以是从处理器，处理器可以支持5个iic总线，8个dimm的接入，128条pcie，并支持gen3，基于pcie的ntb技术实现连接。
53.可选地，复位信号可以是perst信号。交换机可以是switch。例如，复杂可编程逻辑器件cpld拉低perst信号300ms后，switch开始复位。cpld把触发完成cold reset的标志通过iic通道给到cpu，并把拉低复位次数 1。
54.可选地，信号标志位信息包括冷启动交换机102的信息。
55.可选地，处理器还包括接收控制设备，与交换机连接，用于向交换机传输下行数据流。
56.可选地，交换机还包括直接存储器访问设备dma，与处理器连接，用于向处理器传输上行数据流。
57.通过上述步骤，由于复杂可编程逻辑器件接收处理器发送的信号标志位信息，其中，信号标志位信息用于表示交换机与处理器之间的数据传输出现异常；复杂可编程逻辑器件基于信号标志位信息处理交换机的复位信号；复杂可编程逻辑器件将处理后的复位信号发送至交换机，以指示交换机进行复位操作。即通过硬件就可以修复控制器的故障。因此，可以解决相关技术中无法有效修复控制器故障的问题，达到可以快速准确的修复控制器故障的效果。
58.在一个示例性实施例中，接收处理器发送的信号标志位信息，包括：s11，通过集成电路总线接收处理器发送的信号标志位信息。基于信号标志位信息处理交换机的复位信号，包括：s12，释放复位信号，其中，释放复位信号包括：拉低复位信号得到拉低信号之后，对拉低信号执行拉高操作。
59.可选地，将复位信号进行拉低之后，再进行拉高，即可以实现释放复位信号的目的。在释放复位信号之后，触发switch进人cold reset进行复位。从而通过外部设备实现对交换机的复位。
60.在一个示例性实施例中，基于信号标志位信息处理交换机的复位信号之后，方法还包括：s21，向处理器发送反馈信息，其中，反馈信息用于表示信号标志位已触发对复位信号的处理；s22，记录修复数据传输链路的次数。
61.可选地，反馈信息的形式包括但不限于是文字信息、或者语音信息。例如，cpld把触发完成cold reset的标志通过iic通道给到cpu，并把拉低复位次数 1。
62.可选地，在通过硬件复位交换机之后，还可以通过软件的方式检测到寄存器中的数据的情况下，可以确定处理器和交换机之间的数据传输是正常的。在未检测到寄存器中
的数据，或者获取寄存器中的数据的传输速度较慢的情况下，可以确定处理器和寄存器之间的数据传输出现了故障。
63.在本实施例中提供了一种数据传输链路的修复方法，应用于交换机的复位装置中。图7是根据本技术实施例的数据传输链路的修复方法的流程图，如图7所示，该流程包括如下步骤：步骤s702，向复杂可编程逻辑器件发送信号标志位信息，以指示复杂可编程逻辑器件基于信号标志位信息处理交换机的复位信号，其中，信号标志位信息用于表示交换机与处理器之间的数据传输出现异常，交换机用于接收复杂可编程逻辑器件发送的处理后的复位信号，进行复位操作；步骤s704，检测交换机中的高速串行通信总线的带宽性能，其中，交换机与处理器之间通过数据传输链路连接；步骤s706，基于带宽性能修复数据传输链路。
64.其中，上述步骤的执行主体可以为处理器cpu等，但不限于此。
65.可选地，本实施例可以应用于数据存储服务的场景中。在该场景中，需要两个控制器之间协同工作，两个控制器对应两个处理器，一个是主处理器，一个是从处理器。本实施例中的处理器可以是主处理器，也可以是从处理器，处理器可以支持5个iic总线，8个dimm的接入，128条pcie，并支持gen3，基于pcie的ntb技术实现连接。
66.可选地，复位信号可以是perst信号。交换机可以是switch。例如，复杂可编程逻辑器件cpld拉低perst信号300ms后，switch开始复位。cpld把触发完成cold reset的标志通过iic通道给到cpu，并把拉低复位次数 1。
67.可选地，信号标志位信息包括冷启动交换机102的信息。
68.可选地，处理器还包括接收控制设备，与交换机连接，用于向交换机传输下行数据流。
69.可选地，交换机还包括直接存储器访问设备dma，与处理器连接，用于向处理器传输上行数据流。
70.可选地，在通过硬件的方式对交换机进行复位之后，进一步对处理器和交换机之间数据的传输是否正常进行检测。在检测到异常的情况下，通过软件的方式进行进一步的修复。
71.可选地，软件的修复方式是通过pcie带内进行修复。例如，如图8所示，cpu发送完信号标志位信息（例如，cold reset）后，switch开始复位，复位完成后pcie时序进入的l0的状态机；cpu端检测与switch连接的pcie设备是不是期望的gen3 x16带宽，如果异常则进行修复操作，否则系统正常开机。
72.通过上述步骤，由于向复杂可编程逻辑器件发送信号标志位信息，以指示复杂可编程逻辑器件基于信号标志位信息处理交换机的复位信号，其中，信号标志位信息用于表示交换机与处理器之间的数据传输出现异常，交换机用于接收复杂可编程逻辑器件发送的处理后的复位信号，进行复位操作；检测交换机中的高速串行通信总线的带宽性能，其中，交换机与处理器之间通过数据传输链路连接；基于带宽性能修复数据传输链路。因此，即通过硬件和软件相结合的方式可以修复控制器的故障。因此，可以解决相关技术中无法有效修复控制器故障的问题，达到可以快速准确的修复控制器故障的效果。
73.在一个示例性实施例中，向复杂可编程逻辑器件发送信号标志位信息之后，方法还包括：s31，在复位信号被处理之后，通过数据传输链路读取交换机中的数据，确定交换机是否复位。
74.可选地，数据传输链路可以是如图1所示的pcie。例如，通过pcie读取switch中的寄存器中的数据。如果可以读取，则交换机复位，数据可以正常传输，否则，进一步对数据传输链路进行修复，从而可以保证数据的正常的传输。
75.在一个示例性实施例中，基于带宽性能修复数据传输链路，包括：s41，在带宽性能未满足预设带宽性能的情况下，降低带宽性能，以修复数据传输链路。
76.可选地，switch复位完成后pcie时序进入l0的状态机；cpu检测与switch的pcie是不是预设带宽（例如，gen3 x16），如果是期望值，则系统正常运行，否则进行disable/enable pcie port进行修复。
77.在一个示例性实施例中，在带宽性能未满足预设带宽性能的情况下，降低带宽性能，以修复数据传输链路之后，方法还包括：s51，在将带宽性能降低至预设性能，或者，对数据传输链路的修复次数大于预设次数的情况下，确定数据传输链路处于修复异常状态，其中，修复异常状态包括数据传输链路无法进行修复。
78.在一个示例性实施例中，检测交换机中的高速串行通信总线的带宽性能，包括：s1，通过数据传输链路读取交换机中的寄存器中包括的数据；s2，基于读取的寄存器中的数据检测交换机中的高速串行通信总线的带宽性能。
79.可选地，在检测到寄存器中的数据的情况下，可以确定处理器和交换机之间的数据传输是正常的。在未检测到寄存器中的数据，或者获取寄存器中的数据的传输速度较慢的情况下，可以确定处理器和寄存器之间的数据传输出现了故障。
80.可选地，在带宽降低至l0的状态下，或者是修复次数超过了3次，则不再进行修复，直接进行开机，提示错误信息。
81.可选地，本实施例中的软件修复方式的具体流程如图9所示，包括以下步骤：s901，cpld给switch下发cold reset信号，switch开始复位；s902，复位完成后pcie时序进入的l0的状态机；s903，cpu检测与switch的pcie是不是gen3 x16；s904，如果是期望值，则系统正常运行；s905，如果不是期望值，进行最多三次disable/enable pcie port的修复；s906，修复之后判断cpu与switch的pcie是不是linke到gen3 x16；s907，如果cpu与switch的pcie linke到gen3 x16，则系统正常运行，否则，转至s905。
82.本实施例在cpu双控ntb互联方式中，cpu双控ntb互联降级硬件和软件结合的修复方式，可以分析出cpu双控ntb互联降级的原因，解决了cpu出现的ntb降lane的问题，并可以在项目上测试未发现的问题。
83.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施
例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如rom/ram、磁碟、光盘）中，包括若干指令用以使得一台终端设备（可以是手机，计算机，服务器，或者网络设备等）执行本技术各个实施例所述的方法。
84.在本实施例中还提供了一种交换机的复位装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
85.图10是根据本技术实施例的交换机的复位装置的结构框图，如图10所示，该装置包括：第一接收模块1002，用于接收处理器发送的信号标志位信息，其中，信号标志位信息用于表示交换机与处理器之间的数据传输出现异常；第一处理模块1004，用于基于信号标志位信息处理交换机的复位信号；第一复位模块1006，用于将处理后的复位信号发送至交换机，以指示交换机进行复位操作。
86.在一个示例性实施例中，上述第一接收模块，包括：第一接收单元，用于通过集成电路总线接收处理器发送的信号标志位信息。
87.在一个示例性实施例中，上述第一处理模块，包括：第一释放单元，用于释放复位信号，其中，释放复位信号包括：拉低复位信号得到拉低信号之后，对拉低信号执行拉高操作。
88.在一个示例性实施例中，上述装置还包括：第二发送模块，用于基于信号标志位信息处理交换机的复位信号之后，向处理器发送反馈信息，其中，反馈信息用于表示信号标志位已触发对复位信号的处理；第一记录模块，用于记录修复数据传输链路的次数。
89.图11是根据本技术实施例的数据传输链路的修复装置的结构框图，如图11所示，该装置包括：第一发送模块1102，用于向复杂可编程逻辑器件发送信号标志位信息，以指示复杂可编程逻辑器件基于信号标志位信息处理交换机的复位信号，其中，信号标志位信息用于表示交换机与处理器之间的数据传输出现异常，交换机用于接收复杂可编程逻辑器件发送的处理后的复位信号，进行复位操作；第一检测模块1104，用于检测交换机中的高速串行通信总线的带宽性能，其中，交换机与处理器之间通过数据传输链路连接；第一修复模块1106，用于基于带宽性能修复数据传输链路。
90.在一个示例性实施例中，上述装置还包括：第一确定模块，用于向复杂可编程逻辑器件发送信号标志位信息之后，在复位信号被处理之后，通过数据传输链路读取交换机中的数据，确定交换机是否复位。
91.在一个示例性实施例中，上述第一修复模块，包括：第一修复单元，用于在带宽性能未满足预设带宽性能的情况下，降低带宽性能，以
修复数据传输链路。
92.在一个示例性实施例中，上述装置还包括：第二处理模块，用于在带宽性能未满足预设带宽性能的情况下，降低带宽性能，以修复数据传输链路之后，在将带宽性能降低至预设性能，或者，对数据传输链路的修复次数大于预设次数的情况下，确定数据传输链路处于修复异常状态，其中，修复异常状态包括数据传输链路无法进行修复。
93.在一个示例性实施例中，上述第一检测模块，包括：第一读取单元，用于通过数据传输链路读取交换机中的寄存器中包括的数据；第一检测单元，用于基于读取的寄存器中的数据检测交换机中的高速串行通信总线的带宽性能。
94.需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
95.本技术的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
96.在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：u盘、只读存储器（read-only memory，简称为rom）、随机存取存储器（random access memory，简称为ram）、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
97.本技术的实施例还提供了一种电子设备，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
98.在一个示例性实施例中，上述电子设备还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
99.本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。
100.显然，本领域的技术人员应该明白，上述的本技术的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本技术不限制于任何特定的硬件和软件结合。
101.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。