半导体结构的制作方法

1.本技术涉及半导体制造领域，尤其涉及一种半导体结构。


背景技术：

2.在高压器件中，碳化硅二极管因其具有较好的电气性能，被广泛进行研究。碳化硅二极管包括肖特基势垒二极管(schottky barrier diode，sbd)和结势垒肖特基二极管(junction barrier schottky，jbs)，其中肖特基势垒二极管存在着因肖特基势垒降低效应引起的反向漏电流较大的问题，且随着反向偏压的增大，肖特基势垒降低的越严重。而结势垒肖特基二极管能够改善肖特基势垒降低效应且还不影响器件的正向性能。
3.但是，目前的结势垒肖特基二极管的电性能还存在着许多缺陷，如pn结的正向电压(forward voltage，vf)较高，容易受到正向浪涌电流的影响。


技术实现要素：

4.本技术要解决的技术问题是提高器件的抗正向浪涌电流的能力。
5.为解决上述技术问题，本技术提供了一种半导体结构，包括：衬底，所述衬底上包括外延层；第一掺杂区，与所述外延层的掺杂类型不同，且分立的自所述外延层的部分表面向所述外延层中延伸；第二掺杂区，与所述外延层的掺杂类型不同，并自所述外延层的部分表面延伸至所述第一掺杂区中，且在所述第一掺杂区的长度方向延伸出所述第一掺杂区至所述外延层中；第一金属层，位于所述外延层、所述第一掺杂区及所述第二掺杂区的表面。
6.在本技术的一些实施例中，所述第一掺杂区和所述第二掺杂区均呈阵列分布，且每列的所述第二掺杂区横跨同列所有的第一掺杂区。
7.在本技术的一些实施例中，所述第二掺杂区为连续结构或者不连续结构。
8.在本技术的一些实施例中，所述第一掺杂区的深度为0.8μm～2.2μm，长度为1.0μm～3.0μm，宽度为1.0μm～3.0μm。
9.在本技术的一些实施例中，所述第二掺杂区的深度为0.3μm～1.2μm，宽度为0.6μm～2μm。
10.在本技术的一些实施例中，所述第一掺杂区的底面与所述衬底的表面之间的距离为1μm～80μm。
11.在本技术的一些实施例中，所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度。
12.在本技术的一些实施例中，所述衬底和所述外延层的掺杂类型相同，且所述衬底的掺杂浓度大于所述外延层的掺杂浓度。
13.在本技术的一些实施例中，所述外延层和所述衬底的掺杂类型为n型，所述第一掺杂区和所述第二掺杂区的掺杂类型为p型。
14.在本技术的一些实施例中，所述外延层和所述衬底的材料包括碳化硅。
15.在本技术的一些实施例中，所述衬底包括相对的第一面和第二面，且所述外延层
位于所述第一面上，所述第二面上包括第二金属层。
16.与现有技术相比，本技术技术方案的半导体结构包括如下有益效果：
17.所述半导体结构包括衬底、外延层、第一掺杂区、第二掺杂区及第一金属层，其中所述第一掺杂区和所述外延层形成二极管器件，所述第二掺杂区自所述外延层的部分表面延伸至所述第一掺杂区中，且在所述第一掺杂区的长度方向还延伸出所述第一掺杂区至所述外延层中，因此所述第二掺杂区不仅可以和上方的第一金属层形成低阻接触，降低二极管器件的内阻作用，还可以和外延层形成新的pn结，该新的pn结可以提供较低的pn结正向电压，进而可以提高器件的抗正向浪涌电流的能力。
附图说明
18.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
19.图1为本技术实施例的一种半导体结构的截面示意图；
20.图2为本技术实施例的一种半导体结构(移除第一金属层)的顶面示意图；
21.图3为本技术实施例的另一种半导体结构(移除第一金属层)的顶面示意图；
22.图4为本技术实施例的又一种半导体结构(移除第一金属层)的顶面示意图。
具体实施方式
23.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
24.参考图1和图2，其中图1是沿着图2中的虚线a-a剖开的截面示意图，图2中移除了第一金属层，而在图1中示出了所述第一金属层。本技术实施例的半导体结构例如可以作为结势垒肖特基二极管，包括：衬底100、外延层200、第一掺杂区300、第二掺杂区400及第一金属层500。
25.所述衬底100的材料可以包括碳化硅(sic)材料，例如单晶4h-sic。所述衬底100可以是n型掺杂。作为示例，所述衬底100可以是重掺杂的n型碳化硅。掺杂的n型杂质例如可以是氮或磷，杂质浓度例如为5e17cm-3
(即5x10
17
cm-3
)或者更高。
26.所述衬底100包括相对的第一面和第二面，其中所述第一面上形成有所述外延层200。所述外延层200和所述衬底100的掺杂类型相同，且所述外延层200的掺杂浓度小于所述衬底100的掺杂浓度。例如，所述外延层200的掺杂浓度为5e14cm-3
～2e16cm-3
。所述外延层200例如可以通过外延生长的方式形成在所述衬底100的第一面上。
27.所述第一掺杂区300分立的自所述外延层200的部分表面向所述外延层200中延伸。所述第一掺杂区300的掺杂类型与所述外延层200的掺杂类型不同。例如，所述第一掺杂区300为p型掺杂，掺杂的p型杂质例如为铝。所述第一掺杂区300的杂质浓度可以为5e16cm-3
～1e19cm-3
。
28.如图2所示，所述第一掺杂区300的表面未被所述第二掺杂区400完全覆盖，因此若没有特殊说明，本技术实施例提及的“所述第一掺杂区300的表面”是指所述第一掺杂区300上与所述外延层200共面的表面，所述第一掺杂区300的深度h1(如图1所示)指所述第一掺杂区300的表面与底面之间的距离。所述第一掺杂区300具有较大的深度h1，一方面可以较好的平衡所述外延层200中的电场分布，从而可以增加击穿电压；另一方面，较深的第一掺杂区300与所述外延层200的接触面积较大，同时与所述衬底100之间的距离减小，因此可以增加浪涌电流。在一些实施例中，所述第一掺杂区300的深度h1可以为0.8μm～2.2μm。所述第一掺杂区300的底面与所述衬底100的表面之间的距离为1μm～80μm。
29.所述第一掺杂区300的长度l是指沿y方向(也即所述第二掺杂区400的延伸方向)的尺寸，所述第一掺杂区300的宽度w1是指沿x方向(也即垂直于所述第二掺杂区400的延伸方向)的尺寸。所述第一掺杂区300的长度l可以为1.0μm～3.0μm，宽度w1可以为1.0μm～3.0μm。
30.所述第一掺杂区300呈阵列分布，且每行和每列的数量根据实际情况确定。在本技术实施例中，部分列示例了三个所述第一掺杂区300，其余列示例了四个所述第一掺杂区300，且所述第一掺杂区300呈交错的阵列分布。
31.所述第二掺杂区400自所述外延层的部分表面延伸至所述第一掺杂区300中，并在所述第一掺杂区300的长度l方向延伸出所述第一掺杂区300至所述外延层100中，也即部分所述第二掺杂区400位于所述第一掺杂区300中，其余所述第二掺杂区400位于所述外延层200中。所述第二掺杂区400与所述外延层200的掺杂类型不同，例如所述第二掺杂区400为p型掺杂，且所述第二掺杂区400的掺杂浓度大于所述第一掺杂区300的掺杂浓度，例如所述第二掺杂区400的掺杂离子为铝，掺杂浓度为1e18cm-3
～1e21cm-3
。
32.所述第一掺杂区300与所述外延层200形成二极管器件，而位于所述第一掺杂区300中的第二掺杂区400可以和所述第一金属层500形成低阻接触(例如欧姆接触或接近欧姆接触)，以减小所述二极管器件的内阻。若使所述第一掺杂区300完全包裹所述第二掺杂区400的侧壁和底部时，所述二极管器件的正向电压较高，很容易受到正向浪涌电流的影响。而本技术实施例的第二掺杂区400还延伸出所述第一掺杂区300至所述外延层200中，与所述外延层200形成新的pn结，该新的pn结可以提供较低的pn结正向电压(vf)，进而可以提高二极管器件的抗正向浪涌电流的能力。
33.所述第二掺杂区400呈阵列分布，且每列的所述第二掺杂区400横跨同列所有的第一掺杂区300。所述第二掺杂区400可以是连续结构，也可以是不连续结构。图2示出了所述第二掺杂区400为连续结构的情况，且由于所述第二掺杂区400与所述外延层200的接触面积较大，因此降低pv结正向电压的程度也较大器件的抗正向浪涌电流的能力较强。
34.而在另一些实施例中，所述第二掺杂区400也呈阵列分布，但是所述第二掺杂区400为不连续，且每段第二掺杂区400的长度可以进行调节。例如在一些情况下，每段所述第二掺杂区400可以仅横跨一个所述第一掺杂区300，如图3所示。在另一些情况下，部分段的所述第二掺杂区400横跨一个所述第一掺杂区300，而其余段的第二掺杂区400横跨两个所述第一掺杂区300，如图4所示。除此之外，在不偏离“所述第二掺杂区400在所述第一掺杂区300的长度l方向延伸出所述第一掺杂区300至所述外延层200中”的宗旨下，还有很多的变
形结构，在此不再一一列举。
35.所述第二掺杂区400的深度h2可以为0.3μm～1.2μm，所述深度h2是指自所述第二掺杂区400的表面至所述第二掺杂区400的底面间的距离。所述第二掺杂区400的宽度w2可以为0.6μm～2.0μm。所述第二掺杂区的宽度w2小于所述第一掺杂区的宽度w1，可以减少对肖特基接触面积的影响。
36.继续结合图1和图2，所述第一金属层500位于所述外延层200、所述第一掺杂区300以及所述第二掺杂区400的表面。所述第一金属层500与所述外延层200的接触，形成肖特基结，所述第一金属层500与所述第二掺杂区400间形成低阻接触，所述低阻接触是指欧姆接触或接近于欧姆接触。所述衬底100的第二面上还包括第二金属层600，所述第二金属层600与所述衬底100形成低阻接触。所述第一金属层500和所述第二金属层600的材料可以包括铝(al)、镍(ni)、钛(ti)、银(ag)、铂(pt)、金(au)、钯(pd)、铜(cu)、钼(mo)或其他合适材料中的至少一种。
37.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
38.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
39.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
40.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。