半导体结构及其制造方法与流程

1.本发明的实施例涉及半导体结构及其制造方法。


背景技术：

2.电子行业正在经历不断增长的对能够执行更多数量日益复杂和精密的功能的更小和更快的电子设备的需求。因此，在半导体工业中存在制造低成本、高性能和低功率集成电路(ic)的持续趋势。到目前为止，这些目标在很大程度上是通过按比例缩小半导体ic尺寸(例如最小部件尺寸)来实现的，从而提高生产效率并降低相关成本。然而，这种小型化在半导体制造工艺中引入了更大的复杂性。因此，实现半导体ic和器件的持续进步需要半导体制造工艺和技术的类似进步。
3.近来，为了通过增加栅极沟道耦合、降低关态电流和降低短沟道效应(sce) 来改进栅极控制，已经引入了多栅极器件。然而，多栅极器件制造的集成可能具有挑战性。


技术实现要素：

4.根据本发明的实施例的一个方面，提供了一种半导体结构，包括：背侧介电层；第一纳米结构和第二纳米结构，位于背侧介电层上方；第一源极/漏极结构，连接到第一纳米结构；第二源极/漏极结构，连接到第二纳米结构；以及背侧源极/漏极隔离部件，夹在第一源极/漏极结构和第二源极/漏极结构之间，其中，背侧源极/漏极隔离部件的底面与背侧介电层的底面基本上齐平。
5.根据本发明的实施例的另一个方面，提供了一种半导体结构，包括：背侧介电层；第一纳米结构和第二纳米结构，在背侧介电层上方在第一方向上延伸；栅极结构，位于背侧介电层上方，并且环绕第一纳米结构和第二纳米结构且在第二方向上延伸；第一源极/漏极结构，位于背侧介电层上方并且连接到第一纳米结构；第二源极/漏极结构，位于背侧介电层上方并且连接到第二纳米结构；背侧源极/漏极隔离部件，在第一方向上延伸并且将第一源极/漏极结构和第二源极/漏极结构分离。其中，背侧源极/漏极隔离部件包括：衬垫层，位于第一源极/漏极结构的侧壁和第二源极/漏极结构的侧壁上方；和隔离材料，由衬垫层围绕并且覆盖。
6.根据本发明的实施例的又一个方面，提供了一种制造半导体结构的方法，包括：形成从衬底的前侧突出的第一鳍结构和第二鳍结构，其中，第一鳍结构和第二鳍结构包括交替堆叠的第一半导体材料层和第二半导体材料层；形成围绕第一鳍结构和第二鳍结构的隔离结构；在第一鳍结构和第二鳍结构上方形成源极/漏极结构；从衬底的背侧去除隔离结构，以形成暴露源极/漏极结构的开口；通过开口蚀刻源极/漏极结构，以形成穿过源极/漏极结构的深开口；并且在深开口中形成背侧源极/漏极隔离部件。
附图说明
7.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强
调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
8.图1a、图1b、图1c、图1d、图1e、图1f、图1g、图1h、图1i、图 1j、图1k、图1l、图1m、图1n、图1o、图1p、图1q、图1r、图1s、图 1t、图1u、图1v、图1w、图1x、图1y、图1z和图1za、图1zb、图1zc、图1zd、图1ze、图1zf图示了根据一些实施例的制造半导体结构的中间阶段的示意性透视图。
9.图1b-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1b-1所示的框b1对应于图1b所示的结构。
10.图1e-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1e所示的结构对应于图1e-1中的框b1所示的区域。
11.图1k-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1k所示的结构对应于图1k-1中的框b1所示的区域。
12.图1m-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1m所示的结构对应于图1m-1中的框b1所示的区域。
13.图1q-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1q所示的结构对应于图1q-1中的框b1所示的区域。
14.图1s-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1s所示的结构对应于图1s-1中的框b1所示的区域。
15.图1t-1图示了根据一些实施例的半导体结构的中间阶段的示意俯视图，并且图1t所示的结构对应于图1t-1中的框b2所示的区域。
16.图1x-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1x所示的结构对应于图1x-1中的框b2所示的区域。
17.图1zb-1图示了根据一些实施例的半导体结构的中间阶段的示意性俯视图，并且图1zb所示的结构对应于图1zb-1中的框b2所示的区域。
18.图1zc-1图示了根据一些实施例的半导体结构的中间阶段的示意俯视图，并且图1zc所示的结构对应于图1zc-1中的框b3所示的区域。
19.图1zf-1图示了根据一些实施例的半导体结构的示意俯视图，并且图1zf 所示的结构对应于图1zf-1中的框b3所示的区域。
20.图1t-2、图1u-1、图1v-1、图1w-1、图1x-2、图1y-1、图1z-1和图1za-1、图1zb-2、图1zc-2、图1zd-1、图1ze-1、图1zf-2图示了根据一些实施例的沿着线a-a'示出的图1t、图1u、图1v、图1w、图1x、图1y、图1z和图1za、图1zb、图1zc、图1zd、图1ze、图1zf的制造半导体结构的中间阶段的截面图。
21.图1t-3、图1u-2、图1v-2、图1w-2、图1x-3、图1y-2、图1z-2和图 1za-2、图1zb-3、图1zc-3、图1zd-2、图1ze-2、图1zf-3图示了根据一些实施例的沿着线b-b'示出的图1t、图1u、图1v、图1w、图1x、图1y、图 1z和图1za、图1zb、图1zc、图1zd、图1ze、图1zf的制造半导体结构的中间阶段的截面图。
22.图1zf-4图示了根据一些实施例的沿着图1zf的线c-c'示出的半导体结构的截面图。
23.图2至图6图示了根据一些其他实施例的制造半导体结构的中间阶段的截面图。
24.图7a至图7c图示了根据一些实施例的制造半导体结构的中间阶段的示意性透视图。
25.图8a和图8b图示了根据一些实施例的制造半导体结构的中间阶段的示意性透视图。
26.图8b-1图示了根据一些实施例的沿着平行于栅极结构的延伸方向的源极/ 漏极结构并在源极/漏极结构上方示出的半导体结构100b的截面图。
27.图8b-2图示了根据一些实施例的沿着平行于纳米结构的延伸方向的源极/ 漏极结构并在源极/漏极结构上方示出的半导体结构100b的截面图。
28.图9a和图9b图示了根据一些实施例的制造半导体结构的中间阶段的示意性透视图。
29.图9b-1图示了根据一些实施例的沿着平行于栅极结构的延伸方向的源极/ 漏极结构并在源极/漏极结构上方示出的半导体结构100c的截面图。
30.图9b-2图示了根据一些实施例的沿着平行于纳米结构的延伸方向的源极/ 漏极结构并在源极/漏极结构上方示出的半导体结构100c的截面图。
31.图10a和图10b图示了根据一些实施例的制造半导体结构的中间阶段的示意性透视图。
具体实施方式
32.以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/ 或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
33.描述了实施例的一些变体。在各个视图和说明性实施例中，类似的附图标记用于表示类似的元件。应当理解，可以在方法之前、期间和之后提供附加的操作，并且对于方法的其他实施例可以替换或消除描述的一些操作。
34.下面描述的纳米结构晶体管(例如纳米片晶体管、纳米线晶体管、多桥沟道、纳米带fet、全环栅(gaa)晶体管结构)可以通过任何合适的方法来图案化。例如，可以使用包括双重图案化或多重图案化工艺的一种或多种光刻工艺对结构进行图案化。通常，双重图案或多重图案工艺结合了光刻和自对准工艺，从而允许创建具有例如比使用单个直接光刻工艺可获得的节距更小的节距的图案。例如，在一个实施例中，牺牲层形成在衬底上方并且使用光刻工艺来图案化。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用保留的间隔件来图案化纳米结构晶体管。
35.提供了半导体结构的实施例及其形成方法。半导体结构可以包括形成在衬底上方的第一纳米结构和第二纳米结构，以及环绕第一纳米结构和第二纳米结构的栅极结构。可以首先形成附接到第一纳米结构和第二纳米结构的源极/漏极结构，然后通过背侧源极/漏极隔离部件将源极/漏极结构分离成两个源极/ 漏极结构。由于附接到第一纳米结构和第
二纳米结构的源极/漏极结构可以通过之后形成的背侧源极/漏极隔离部件分离，所以可以减少第一纳米结构和第二纳米结构之间的距离，而无需担心源极/漏极结构的合并。因此，可以减小器件尺寸。
36.图1a至图1zf示出了根据一些实施例的制造半导体结构100的中间阶段的示意性透视图。对应于图1a至图1zf所示的制造工艺，半导体结构100的中间阶段的一些示意性俯视图和截面图也被示出并且将在后面进行更详细的说明。此外，为了清楚起见，附图可能已经被简化以更好地理解本公开的发明构思。可以在半导体结构100中添加附加部件，并且可以替换、修改或消除下面描述的一些部件。
37.半导体结构100可以包括多栅极器件并且可以被包括在微处理器、存储器或其他ic器件中。例如，半导体结构100可以是ic芯片的部分，ic芯片包括各种无源和有源微电子器件，诸如电阻器、电容器、电感器、二极管、p型场效应晶体管(pfet)、n型场效应晶体管(nfet)、金属氧化物半导体场效应晶体管(mosfet)、互补金属氧化物半导体(cmos)晶体管、双极结型晶体管(bjt)、横向扩散mos(ldmos)晶体管、高压晶体管、高频晶体管、其他适用的组件或它们的组合。
38.首先，根据一些实施例，如图1a所示，包括第一半导体材料层106和第二半导体材料层108的半导体堆叠件形成在衬底102上方。衬底102可以是半导体晶圆，诸如硅晶圆。可选地或附加地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料可以包括但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料可以包括但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料可以包括但不限于sige、gaasp、alinas、algaas、gainas、gainp和/或 gainasp。
39.在一些实施例中，第一半导体材料层106和第二半导体材料层108交替地堆叠在衬底102上方以形成半导体堆叠件。在一些实施例中，第一半导体材料层106和第二半导体材料层108由不同的半导体材料制成。在一些实施例中，第一半导体材料层106由sige制成，并且第二半导体材料层108由硅制成。应注意的是，虽然图1a中示出了两个第一半导体材料层106和两个第二半导体材料层108，但是半导体结构可以包括更多或更少的第一半导体材料层106 和第二半导体材料层108。例如，半导体结构可以包括二至五个第一半导体材料层106和二至五个第二半导体材料层108。
40.第一半导体材料层106和第二半导体材料层108可以使用低压化学气相沉积(lpcvd)、外延生长工艺、另外合适的方法或它们的组合来形成。在一些实施例中，外延生长工艺包括分子束外延(mbe)、金属有机化学气相沉积(mocvd)或气相外延(vpe)。
41.根据一些实施例，如图1b所示，在第一半导体材料层106和第二半导体材料层108形成为衬底102上方的半导体材料堆叠件之后，图案化半导体材料堆叠件以形成在第一方向(即x方向)上延伸的鳍结构104-1、104-2和104-3。图1b-1示出了根据一些实施例的半导体结构100的中间阶段的示意性俯视图，并且图1b-1所示的框b1对应于图1b所示的结构。
42.在一些实施例中，鳍结构104-1、104-2和104-3从衬底102的前侧突出。在一些实施例中，鳍结构104-1、104-2和104-3包括基鳍结构105和半导体材料堆叠件，半导体材料堆叠件包括形成在基鳍结构105上方的第一半导体材料层106和第二半导体材料层108。
43.在一些实施例中，图案化工艺包括在半导体材料堆叠件上方形成掩模结构并且通过掩模结构蚀刻半导体材料堆叠件和下面的衬底102。在一些实施例中，掩模结构是包括垫
氧化物层和形成在垫氧化物层上方的氮化物层的多层结构。垫氧化物层可以由氧化硅制成，其可以通过热氧化或cvd来形成，并且氮化物层可以由氮化硅制成，其可以通过cvd(诸如lpcvd或等离子体增强cvd (pecvd))来形成。
44.在形成鳍结构104-1、104-2和104-3之后，根据一些实施例，如图1c所示，形成隔离衬垫110以覆盖鳍结构104-1、104-2和104-3的下部侧壁，并且隔离结构112形成在隔离衬垫110上方。在一些实施例中，隔离衬垫110由单一介电材料或多种介电材料制成。在一些实施例中，隔离衬垫110包括氧化物层和形成在氧化物层上方的氮化物层。在一些实施例中，隔离结构112由氧化硅、氮化硅、氮氧化硅(sion)、其他适用的绝缘材料或它们的组合制成。
45.可以通过共形地形成覆盖鳍结构104-1、104-2和104-3的衬垫层，在衬垫层上方形成绝缘材料，并且凹进衬垫层和绝缘材料以形成隔离衬垫110和隔离结构112，来形成隔离衬垫110和隔离结构112。根据一些实施例，隔离结构 112被配置为电隔离半导体结构的有源区(例如鳍结构104-1、104-2和104-3) 并且也被称为浅沟槽隔离(sti)部件。在一些实施例中，在鳍结构104-1、104-2 和104-3周围的衬底102上方直接形成隔离结构112，而不形成隔离衬垫110。
46.根据一些实施例，如图1d所示，在形成隔离结构112之后，在隔离结构112的顶面上方形成盖层114。盖层114可以被配置为保护在随后的制造工艺中之后形成的栅极结构。在一些实施例中，盖层114由高k介电材料制成。在一些实施例中，盖层114由k值大于7的介电材料制成。在一些实施例中，盖层114由hfo2、zro2、hfalo
x
、hfsio
x
、al2o3等制成。在一些实施例中，盖层114的厚度在从约5nm到约15nm的范围内。
47.根据一些实施例，在形成盖层114之后，如图1e和图1e-1所示，形成横跨鳍结构104-1、104-2和104-3并且在第二方向(即y方向)上在盖层114 上方延伸的伪栅极结构116-1、116-2、116-3和116-4。更具体地，图1e-1图示了根据一些实施例的半导体结构100的中间阶段的示意性俯视图，并且图 1e所示的结构对应于图1e-1中的框b1所示的区域。
48.伪栅极结构116-1、116-2、116-3和116-4可用于限定所得半导体结构100 的源极/漏极区和沟道区。在一些实施例中，伪栅极结构116-1、116-2、116-3 和116-4包括伪栅极介电层118和伪栅电极层120。在一些实施例中，伪栅极介电层118由一种或多种介电材料制成，诸如氧化硅、氮化硅、氮氧化硅(sion)、 hfo2、hfzro、hfsio、hftio、hfalo或它们的组合。在一些实施例中，伪栅极介电层118使用热氧化、cvd、ald、物理气相沉积(pvd)、另外合适的方法或它们的组合来形成。
49.在一些实施例中，伪栅电极层120由导电材料制成，导电材料包括多晶硅 (poly-si)、多晶硅锗(poly-sige)或它们的组合。在一些实施例中，使用 cvd、pvd或它们的组合形成伪栅电极层120。
50.伪栅极结构116-1、116-2、116-3和116-4的形成可以包括共形地形成介电材料作为伪栅极介电层118。之后，导电材料可以形成在介电材料上方作为伪栅电极层120，并且硬掩模层122可以形成在导电材料上方。接下来，可以通过硬掩模层122图案化介电材料和导电材料以形成伪栅极结构116-1、116-2、 116-3和116-4。在一些实施例中，硬掩模层122包括多层，诸如氧化物层124 和氮化物层126。在一些实施例中，氧化物层124是氧化硅，并且氮化物层126 是氮化硅。
51.根据一些实施例，如图1f所示，在形成伪栅极结构116-1、116-2、116-3 和116-4之
后，沿着伪栅极结构116-1、116-2、116-3和116-4的相对侧壁并覆盖伪栅极结构116-1、116-2、116-3和116-4的相对侧壁形成栅极间隔件128。栅极间隔件128可以被配置为将源极/漏极结构(之后形成)与伪栅极结构116-1、 116-2、116-3和116-4分离。在一些实施例中，栅极间隔件128由介电材料制成，诸如氧化硅(sio2)、氮化硅(sin)、碳化硅(sic)、氮氧化硅(sion)、碳氮化硅(sicn)、氧碳氮化硅(siocn)和/或它们的组合。
52.根据一些实施例，如图1g所示，在形成栅极间隔件128之后，在栅极间隔件128附近形成源极/漏极凹槽130。更具体地，鳍结构104-1、104-2和104-3 未被伪栅极结构116-1、116-2、116-3和116-4覆盖并且栅极间隔件128被凹进。
53.在一些实施例中，通过执行蚀刻工艺来凹进鳍结构104-1、104-2和104-3。蚀刻工艺可以是各向异性蚀刻工艺，诸如干等离子体蚀刻，并且伪栅极结构 116-1、116-2、116-3和116-4以及栅极间隔件128可以在蚀刻工艺期间用作蚀刻掩模。
54.根据一些实施例，如图1h所示，在形成源极/漏极凹槽130之后，横向凹进由源极/漏极凹槽130暴露的第一半导体材料层106以形成凹口132。
55.在一些实施例中，执行蚀刻工艺以从源极/漏极凹槽130横向凹进鳍结构 104-1、104-2和104-3的第一半导体材料层106。在一些实施例中，在蚀刻工艺期间，第一半导体材料层106具有比第二半导体材料层108更大的蚀刻率(例如蚀刻量)，从而在相邻的第二半导体材料层108之间形成凹槽132。在一些实施例中，蚀刻工艺是各向同性蚀刻，诸如干化学蚀刻、远程等离子体蚀刻、湿化学蚀刻、另外合适的技术和/或它们的组合。
56.接下来，根据一些实施例，如图1i所示，在第二半导体材料层108之间的凹口132中形成内部间隔件134。内部间隔件134可以被配置为将源极/漏极结构与在后续制造工艺中形成的栅极结构分离。在一些实施例中，内部间隔件 134具有弯曲的侧壁。在一些实施例中，内部间隔件134由介电材料制成，诸如氧化硅(sio2)、氮化硅(sin)、碳化硅(sic)、氮氧化硅(sion)、碳氮化硅(sicn)、氧碳氮化硅(siocn)或它们的组合。
57.根据一些实施例，如图1j所示，在形成内部间隔件134之后，去除未由伪栅极结构116-1、116-2、116-3和116-4以及栅极间隔件128覆盖的盖层114。在一些实施例中，蚀刻工艺是各向同性蚀刻，例如干化学蚀刻、远程等离子体蚀刻、湿化学蚀刻、另外合适的技术和/或它们的组合。
58.在去除盖层114的暴露部分之后，可以形成牺牲结构并将其嵌入鳍结构 104-1、104-2和104-3中，因此它们可以在随后的制造工艺中在背侧导电通孔的形成中被替换。更具体地，根据一些实施例，如图1k和图1k-1，深沟槽 136形成在鳍结构104-1、104-2和104-3的一些部分中。图1k-1图示了根据一些实施例的半导体结构100的中间阶段的示意性俯视图，并且图1k所示的结构对应于图1k-1中的框b1所示的区域。
59.可以通过形成具有图案化的开口的掩模层并且通过开口蚀刻鳍结构104-1、 104-2和104-3来形成深沟槽136。在一些实施例中，通过执行各向同性蚀刻，诸如干化学蚀刻、远程等离子体蚀刻、湿化学蚀刻、另外合适的技术和/或它们的组合，来蚀刻鳍结构104-1、104-2和104-3。在一些实施例中，深沟槽136 的最底面低于隔离结构112的最底面。
60.之后，根据一些实施例，如图1l所示，在深沟槽136中形成深牺牲结构 138。深牺牲结构138被配置为之后被去除并且通过背侧导电通孔被替换。在一些实施例中，深牺牲结构138由外延材料制成。在一些实施例中，深牺牲结构138由未掺杂的sige制成。在一些实施例
中，深牺牲结构138的最底面低于隔离结构112的最底面。
61.接下来，根据一些实施例，如图1m和图1m-1所示，在源极/漏极凹槽 130中形成源极/漏极结构140。图1m-1图示了根据一些实施例的半导体结构 100的中间阶段的示意俯视图，并且图1m所示的结构对应于图1m-1中的框 b1所示的区域。
62.在一些实施例中，源极/漏极结构140中的每个形成在鳍结构104-1、104-2 和104-3上方并且在鳍结构104-1、104-2和104-3上方连续延伸。也就是说，根据一些实施例，形成在鳍结构104-1、104-2和104-3上方的源极/漏极结构 140彼此合并以形成连续的源极/漏极结构140。在一些实施例中，源极/漏极结构140与深牺牲结构138直接接触。
63.在一些实施例中，源极/漏极结构140使用外延生长工艺来形成，诸如mbe、 mocvd、vpe、其他适用的外延生长工艺或它们的组合。在一些实施例中，源极/漏极结构140由任何适用的材料制成，诸如ge、si、gaas、algaas、 sige、gaasp、sip、sic、sicp或它们的组合。在一些实施例中，源极/漏极结构140在外延生长工艺期间被原位掺杂。例如，源极/漏极结构140可以是掺杂硼(b)的外延生长的sige。例如，源极/漏极结构140可以是掺杂碳的外延生长的si以形成硅:碳(si:c)源极/漏极部件、掺杂磷的外延生长的si 以形成硅:磷(si:p)源极/漏极部件、或掺杂碳和磷的外延生长的si以形成硅碳磷光体(sicp)源极/漏极部件。在一些实施例中，源极/漏极结构140在外延生长工艺之后的一个或多个注入工艺中被掺杂。
64.根据一些实施例，如图1n所示，在形成源极/漏极结构140之后，共形地形成接触蚀刻停止层(cesl)142以覆盖源极/漏极结构140和伪栅极结构116-1、116-2、116-3和116-4，并且在接触蚀刻停止层142上方形成层间介电(ild) 层144。
65.在一些实施例中，接触蚀刻停止层142由介电材料制成，诸如氮化硅、氧化硅、氮氧化硅、另外合适的介电材料或它们的组合。可以通过执行cvd、 ald、其他应用方法或它们的组合将接触蚀刻停止层142的介电材料共形地沉积在半导体结构上方。
66.层间介电层144可以包括由多种介电材料制成的多层，诸如氧化硅、氮化硅、氮氧化硅、磷硅玻璃(psg)、硼磷硅玻璃(bpsg)或其他适用的低k 介电材料。可以通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其他适用的工艺形成层间介电层144。
67.根据一些实施例，如图1o所示，在沉积接触蚀刻停止层142和层间介电层144之后，执行诸如cmp或回蚀刻工艺的平坦化工艺直到暴露伪栅极结构 116-1、116-2、116-3和116-4的栅电极层120。
68.之后，根据一些实施例，如图1p所示，去除伪栅极结构116-1、116-2、 116-3和116-4以及鳍结构104-1、104-2和104-3的第一半导体材料层106以形成栅极沟槽146。更具体地，根据一些实施例，去除伪栅极结构116-1、116-2、 116-3和116-4以及鳍结构104-1、104-2和104-3的第一半导体材料层106以形成分别具有鳍结构104-1、104-2和104的第二半导体材料层108的纳米结构108'(包括图1q-1所示的纳米结构108-1'、108-2'和108-3')。
69.去除工艺可以包括一个或多个蚀刻工艺。例如，当伪栅电极层120是多晶硅时，可以使用诸如氢氧化四甲铵(tmah)溶液的湿蚀刻剂来选择性地去除伪栅电极层120。之后，可以使用等离子体干蚀刻、干化学蚀刻和/或湿蚀刻去除伪栅极介电层118。第一半导体材料层106可以通过执行选择性湿蚀刻工艺被去除，诸如apm(例如氢氧化氨-过氧化氢-水混合物)蚀刻工艺。例如，湿蚀刻工艺使用诸如氢氧化铵(nh4oh)、tmah、乙二胺邻苯二酚(edp)和 /或氢氧化钾(koh)溶液的蚀刻剂。
70.接下来，根据一些实施例，如图1q和图1q-1所示，围绕纳米结构108' 形成包括栅极结构148-1、148-2、148-3和148-4的栅极结构148。更具体地，图1q-1示出了根据一些实施例的半导体结构100的中间阶段的示意俯视图，并且图1q所示的结构对应于图1q-1中的框b1所示的区域。
71.根据一些实施例，栅极结构148包裹环绕纳米结构108'以形成全环栅晶体管结构。在一些实施例中，栅极结构148包括具有掺杂剂(诸如la、zr、hf 等)的导电材料(诸如ti、tin和/或w)。
72.在一些实施例中，在形成栅极结构148之前执行修整工艺，使得在由栅极结构148包裹的沟道区处的纳米结构108'比栅极间隔件128下方和内部间隔件 134之间的纳米结构更窄。
73.在一些实施例中，栅极结构148中的每个包括栅极介电层150和栅电极层 152。在一些实施例中，虽然图1q中未示出，但是在形成栅极介电层150之前形成界面层。在一些实施例中，界面层是在纳米结构108'周围和在基鳍结构 105的暴露部分上形成的氧化物层。在一些实施例中，界面层通过执行热工艺来形成。
74.在一些实施例中，栅极介电层150形成在界面层上方，使得纳米结构108' 由栅极介电层150围绕(例如包裹)。此外，根据一些实施例，栅极介电层 150还覆盖栅极间隔件128、内部间隔件134和纳米结构108'的侧壁。在一些实施例中，栅极介电层150由介电材料的一层或多层制成，诸如hfo2、hfsio、 hfsion、hftao、hftio、hfzro、氧化锆、氧化铝、氧化钛、二氧化铪-氧化铝(hfo
2-al2o3)合金、其他适用的高k介电材料或它们的组合。在一些实施例中，使用cvd、ald、其他适用的方法或它们的组合形成栅极介电层150。
75.在一些实施例中，栅电极层152形成在栅极介电层150上。在一些实施例中，栅电极层152由导电材料的一层或多层制成，诸如铝、铜、钛、钽、钨、钴、钼、氮化钽、硅化镍、硅化钴、tin、wn、tial、tialn、tacn、tac、 tasin、金属合金、另外合适的材料或它们的组合。在一些实施例中，使用cvd、 ald、电镀、另外适用的方法或它们的组合来形成栅电极层152。也可以在栅极结构148中形成其他导电层(诸如功函金属层)，虽然它们没有在图中示出。在形成栅极介电层150和栅电极层152之后，可以执行诸如cmp的平坦化工艺或回蚀刻工艺直到暴露保护层164。
76.根据一些实施例，如图1r所示，在形成栅极结构148之后，执行回蚀刻工艺以在栅极结构148上方形成凹槽，并且在凹槽中形成金属盖层154和掩模结构156。在一些实施例中，执行蚀刻工艺以形成凹槽。在一些实施例中，蚀刻工艺是各向同性蚀刻，诸如干化学蚀刻、远程等离子体蚀刻、湿化学蚀刻、另外合适的技术和/或它们的组合。在一些实施例中，在蚀刻工艺中部分地去除栅极间隔件128，使得凹槽在截面图中具有t形。
77.根据一些实施例，在形成凹槽之后，金属盖层154形成在栅极结构148 的顶面上方。在一些实施例中，金属盖层154由金属制成，诸如w、re、ir、 co、ni、ru、mo、al、ti、ag、al、其他适用的金属或它们的多层。在一些实施例中，金属盖层154和金属栅电极层152由不同的材料制成。在一些实施例中，金属盖层154覆盖栅极介电层150和栅电极层152两者并且与栅极间隔件128的侧壁接触。在一些实施例中，金属盖层154的顶面低于栅极间隔件 128的顶部。
78.根据一些实施例，如图1r所示，在形成金属盖层154之后，掩模结构156 形成在金
属盖层154上方和栅极间隔件128上方的凹槽中。在一些实施例中，掩模结构是包括衬垫层158和在衬垫层158上方的体层160的双层结构。掩模结构156被配置为在随后用于形成接触插塞的蚀刻工艺期间保护栅极间隔件 128和栅极结构148。在一些实施例中，掩模结构156具有较窄的底部部分和较宽的顶部部分。在一些实施例中，掩模结构156在截面图中具有t形。在一些实施例中，掩模结构156与接触蚀刻停止层142直接接触。
79.在一些实施例中，衬垫层158由介电材料制成，诸如氮化硅(sin)、氮氧化硅(sion)、碳氮化硅(sicn)、氧碳氮化硅(siocn)、氧掺杂碳氮化硅(si(o)cn)、氧化硅(sio2)或它们的组合。在一些实施例中，使用诸如ald、cvd(诸如lpcvd、pecvd、hdp-cvd或harp)等共形地沉积用于形成衬垫层158的介电材料。
80.在一些实施例中，体层160由介电材料制成，诸如氧化硅(sio2)、氮化硅(sin)、氮氧化硅(sion)、碳氮化硅(sicn)、氧碳氮化硅(siocn)、氧掺杂碳氮化硅(si(o)cn)或它们的组合。在一些实施例中，使用诸如cvd (诸如fcvd、lpcvd、pecvd、hdp-cvd或harp)、ald等在衬垫层 158上方形成用于体层160的介电材料，以过填充凹槽。在一些实施例中，体层160和衬垫层158由不同的材料制成。在一些实施例中，体层160由氧化物(诸如氧化硅)制成，并且衬垫层158由含氮介电(诸如氮化硅或氮氧化硅) 制成。之后，根据一些实施例，如图1r所示，对体层160和衬垫层158执行平坦化工艺直到暴露层间介电层144。平坦化可以是cmp、回蚀刻工艺或它们的组合。
81.根据一些实施例，如图1s和图1s-1所示，在形成掩模结构156之后，穿过源极/漏极结构140上方的层间介电层144和接触蚀刻停止层142形成源极/ 漏极接触件162。更具体地，图1s-1图示了根据一些实施例的半导体结构100 的中间阶段的示意性俯视图，并且图1s所示的结构对应于图1s-1中的框b1所示的区域。
82.在一些实施例中，源极/漏极接触件162中的一些与鳍结构104-1、104-2 和104-3中的多于一个重叠。源极/漏极接触件162的形成可以包括图案化层间介电层144和接触蚀刻停止层142以形成部分地暴露源极/漏极结构140的接触开口，形成硅化物层(未示出)，以及在硅化物层上方形成导电材料。图案化工艺可以包括使用光刻工艺在层间介电层144上方形成图案化的掩模层，随后进行各向异性蚀刻工艺。可以通过在源极/漏极结构140的顶面上方形成金属层并且对金属层进行退火，以使金属层与源极/漏极结构140反应来形成硅化物层。在形成硅化物层之后可以去除未反应的金属层。硅化物层可以由 wsi、nisi、tisi、tasi、ptsi、wsi、cosi等制成。
83.在形成硅化物层之后，可以在接触开口中形成导电材料以形成源极/漏极接触件162。导电材料可以包括铝(al)、铜(cu)、钨(w)、钛(ti)、钽(ta)、氮化钛(tin)、钴、氮化钽(tan)、硅化镍(nisi)、硅化钴 (cosi)、硅化铜、碳化钽(tac)、氮化硅化钽(tasin)、碳化钽氮化物 (tacn)、铝化钛(tial)、氮化钛铝(tialn)、其他适用的导电材料或它们的组合。在一些实施例中，用于形成源极/漏极接触件162的导电材料与用于形成栅极结构的导电材料不同。可以使用诸如化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强cvd(pecvd)、等离子体增强物理气相沉积(pepvd)、原子层沉积(ald)或任何其他使用的工艺来形成导电材料。
84.可以在形成源极/漏极接触件162的导电材料之前形成衬垫和/或阻挡层(未示出)。衬垫可以由氮化硅制成，但可以使用任何其他适用的电介质作为替代。阻挡层可以由
氮化钽制成，但可以使用其他材料，诸如钽、钛、氮化钛等。
85.根据一些实施例，如图1t所示，在形成源极/漏极接触件162之后，在掩模结构156、层间介电层144和源极/漏极接触件162上方形成前端结构164，并且在前端结构164上方形成载体衬底166。在一些实施例中，前端结构164 包括蚀刻停止层和在其上形成的各种部件(未示出)，诸如多层互连结构(例如到栅极的接触件、通孔、线、金属间介电层、钝化层等)。在形成前端结构 164之后，载体衬底166附接到前端结构164，以在后续制造工艺中支撑半导体结构。
86.图1t-2、图1u-1、图1v-1、图1w-1、图1x-2、图1y-1、图1z-1和图 1za-1、图1zb-2、图1zc-2、图1zd-1、图1ze-1、图1zf-2示出了根据一些实施例的沿着线a-a'(例如沿着源极/漏极结构并在源极/漏极结构上方并且在平行于栅极结构的延伸方向的方向上示出)示出的图1t、图1u、图1v、图 1w、图1x、图1y、图1z和图1za、图1zb、图1zc、图1zd、图1ze、图1zf的制造半导体结构100的中间阶段的截面图。图1t-3、图1u-2、图1v-2、图1w-2、图1x-3、图1y-2、图1z-2和图1za-2、图1zb-3、图1zc-3、图 1zd-2、图1ze-2、图1zf-3示出了根据一些实施例的沿着线b-b'(例如沿着源极/漏极结构并在源极/漏极结构上方并且在平行纳米结构的延伸方向的方向上示出)示出的图1t、图1u、图1v、图1w、图1x、图1y、图1z和图1za、图1zb、图1zc、图1zd、图1ze、图1zf的制造半导体结构100的中间阶段的截面图。图1t-1图示了根据一些实施例的半导体结构100的中间阶段的示意性俯视图，并且图1t所示的结构对应于图1t-1中的框b2所示的区域。
87.根据一些实施例，如图1t、图1t-2和图1t-3所示，在将载体衬底166 附接到前端结构164之后，将衬底102倒置，并且对衬底102的背侧进行平坦化。更具体地，根据一些实施例，如图1t、图1t-2和图1t-3所示，对衬底 102执行平坦化直到暴露隔离结构112和深牺牲结构138。平坦化工艺可以是蚀刻工艺、cmp工艺、机械研磨工艺、干抛光工艺或它们的组合。
88.可以理解，虽然为了更好地理解制造工艺将图1t、图1u、图1v、图1w、图1x、图1y、图1z、图1za、图1zb、图1zc、图1zd、图1ze、图1t-2、图1u-1、图1v-1、图1w-1、图1x-2、图1y-1、图1z-1、图1za-1、图1zb-2、图1zc-2、图1zd-1、图1ze-1、图1zf-2和图1t-3、图1u-2、图1v-2、图 1w-2、图1x-3、图1y-2、图1z-2、图1za-2、图1zb-3、图1zc-3、图1zd-2、图1ze-2、图1zf-3上下颠倒显示，但是为了清楚起见，元件的空间位置(例如顶部部分、底部部分、最顶部、最底部等)是根据图1a至图1s所示的原始位置来描述的因此它们可以与先前描述的那些一致。例如，因为图1t所示的结构是倒置的，所以源极/漏极结构140的顶面是指与源极/漏极接触件162 接触的表面，并且源极/漏极结构140的底面是指与基鳍结构105接触的表面。
89.在去除衬底102之后，通过背侧源极/漏极隔离部件从结构的背侧将源极/ 漏极结构140切割成单独的部分。更具体地，根据一些实施例，如图1u、图 1u-1和图1u-2所示，鳍结构104-1、104-2和104-3的基鳍结构105和深牺牲结构138被蚀刻以形成凹槽，并且掩模结构168形成在凹槽中。在一些实施例中，掩模结构168由不同于用于形成隔离结构112的介电材料制成。在一些实施例中，掩模结构168由sin、sicn、sioc、siocn、hfo2、zro2、hfalo
x
、 hfsio
x
、al2o3等制成。在一些实施例中，掩模结构168由氮化物制成，并且隔离结构由氧化物制成。
90.在形成掩模结构168之后，根据一些实施例，如图1v、图1v-1和图1v-2 所示，去除隔离结构112以形成开口170。在一些实施例中，通过执行各向同性蚀刻，诸如干化学蚀刻、
3'的合并。在一些实施例中，源极/漏极接触件162覆盖两个源极/漏极结构140'(例如源极/漏极结构140-2'和140-3')和一个背侧源极/漏极隔离部件174。
97.在形成背侧源极/漏极隔离部件174以从背侧切割源极/漏极结构140之后，可以用介电层替换基鳍结构105。更具体地，根据一些实施例，如图1y、图 1y-1和图1y-2所示，去除深牺牲结构138的顶部以形成凹槽，并且在深牺牲结构138上方的凹槽中形成通孔掩模结构180。通孔掩模结构180被配置为在随后的蚀刻工艺期间保护深牺牲结构138。在一些实施例中，通孔掩模结构180 由对基鳍结构105具有蚀刻选择性的介电材料制成。在一些实施例中，通孔掩模结构180由sio2、sin、sicn、sioc、siocn、hfo2、zro2、hfalo
x
、hfsio
x
、 al2o3等制成。
98.接下来，根据一些实施例，如图1z、图1z-1和图1z-2所示，去除基鳍结构105以形成沟槽，并且在沟槽中形成背侧介电层182。在一些实施例中，通过执行蚀刻工艺去除基鳍结构105。在一些实施例中，蚀刻工艺是各向同性蚀刻，诸如干化学蚀刻、远程等离子体蚀刻、湿化学蚀刻、另外合适的技术和 /或它们的组合。在去除基鳍结构105之后，栅极结构148、内部间隔件134 和源极/漏极结构140'可以由沟槽暴露。在一些实施例中，源极/漏极结构140' 也在蚀刻工艺期间被蚀刻，使得源极/漏极结构140'的底部被去除。
99.根据一些实施例，如图1z、图1z-1和图1z-2所示，在去除基鳍结构105 之后，在沟槽中形成背侧介电层182，并且执行抛光工艺(例如cmp)直到暴露深牺牲结构138。在一些实施例中，通孔掩模结构180在抛光工艺期间被去除。如图1z、图1z-1和图1z-2所示，根据一些实施例，基鳍结构105被背侧介电层182替换。基鳍结构105的替换可以减少所得器件的泄漏，从而提高器件的性能(例如关态电流)。在一些实施例中，背侧介电层182与栅极结构148、内部间隔件134、纳米结构108'和源极/漏极结构140'直接接触。
100.在一些实施例中，源极/漏极结构140'的最底面140'bs(即背侧介电层182 的顶面)高于最底部纳米结构108'的最底面108'bs，如根据一些实施例的图 1z-2所示。在一些实施例中，源极/漏极结构140'的最底面140'bs(即背侧介电层182的顶面)与沟道区处的最底部纳米结构108'的最底面108'cs基本上齐平。此外，根据一些实施例，源极/漏极结构140'的最底面140'bs(即背侧介电层182的顶面)也高于最底部内部间隔件134和栅极结构148的底面。
101.在一些实施例中，背侧介电层182由介电材料制成，诸如氮化硅(sin)、氮氧化硅(sion)、氧化硅、其他适用的绝缘材料、其多层和/或它们的组合。在一些实施例中，背侧介电层182由不同于用于形成通孔掩模结构180和背侧源极/漏极隔离部件174的介电材料制成。例如，通孔掩模结构180和背侧源极/漏极隔离部件174由氧化物(诸如氧化硅)制成，并且背侧介电层182由含氮电介质(诸如氮化硅或氮氧化硅)制成。在一些实施例中，背侧介电层 182的形成包括沉积介电材料以过填充沟槽，并且随后平坦化介电材料的部分。沉积工艺可以是cvd(诸如fcvd、lpcvd、pecvd、hdp-cvd或harp)、 ald、其他适用技术和/或它们的组合。
102.根据一些实施例，如图1za、图1za-1和图1za-2所示，在通过背侧介电层182替换基鳍结构105之后，去除深牺牲结构138以形成暴露源极/漏极结构140'的背侧导电通孔开口184。在一些实施例中，通过执行蚀刻工艺去除深牺牲结构138。在一些实施例中，蚀刻工艺是各向同性蚀刻，诸如干化学蚀刻、远程等离子体蚀刻、湿化学蚀刻、其他适用技术和/或它
们的组合。
103.在一些实施例中，源极/漏极结构140'也在蚀刻工艺期间被部分地去除。在一些实施例中，背侧导电通孔开口184比源极/漏极结构140'窄，因此源极/ 漏极结构140'具有在背侧导电通孔开口184下方的凹进部分和在背侧导电通孔开口184周围的较高部分。在一些实施例中，与背侧导电通孔开口184重叠的源极/漏极结构140'的凹进部分的最底面140'rs低于与背侧介电层182重叠的源极/漏极结构140的最底面140'bs。在一些实施例中，与背侧导电通孔开口 184重叠的源极/漏极结构140'的凹进部分的最底面140'rs低于最底部纳米结构108'的最底面108'bs。在一些实施例中，与背侧导电通孔开口184重叠的源极/漏极结构140'的凹进部分的最底面140'rs低于最底部内部间隔件134。
104.接下来，根据一些实施例，如图1zb、图1zb-1、图1zb-2和图1zb-3 所示，在背侧导电通孔开口184中形成背侧导电通孔186。图1zb-1图示了根据一些实施例的半导体结构100的中间阶段的示意性俯视图，并且图1zb所示的结构对应于图1zb-1中的框b2所示的区域。
105.在一些实施例中，背侧导电通孔186包括形成在背侧导电通孔开口184 的侧壁上的衬垫188和完全填充背侧导电通孔开口184的导电层190。在一些实施例中，导电层190由衬垫188围绕并且与源极/漏极结构140'接触。
106.在一些实施例中，衬垫188由ti、ta、tin、tan等制成。在一些实施例中，导电层190由ru、w、co、al、mo制成或由含有上述金属的材料制成。可以通过执行化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积 (ald)或其他适用的工艺来形成衬垫188和导电层190。
107.根据一些实施例，如图1zc、图1zc-1、图1zc-2和图1zc-3所示，在形成背侧导电通孔186之后，执行图案化工艺以形成背侧栅极隔离部件。更具体地，形成具有开口194的图案化掩模结构192以覆盖结构的背侧。图1zc-1 示出了根据一些实施例的半导体结构100的中间阶段的示意俯视图，并且图 1zc所示的结构对应于图1zc-1中的框b3所示的区域。
108.在一些实施例中，图案化掩模结构192包括第一掩模层196和第二掩模层 198，并且它们都具有开口194。在一些实施例中，开口194垂直地重叠于栅极结构(例如图1zc-1所示的栅极结构148-1、148-2和148-4)的一些部分。在一些实施例中，开口194部分地暴露背侧源极/漏极隔离部件174和背侧介电层182。在一些实施例中，开口194也部分地暴露背侧导电通孔186。在一些实施例中，开口194暴露多于一个背侧导电通孔186。在一些实施例中，开口194中的一个暴露一个背侧导电通孔186，并且开口194中的一个暴露两个背侧导电通孔186。
109.在一些实施例中，第一掩模层196由氮化钛(tin)、碳掺杂二氧化硅(例如sio2:c)、氧化钛(tio)、氮化硼(bn)、其他适用材料制成和/或它们的组合。在一些实施例中，第二掩模层198由氮化硅(sin)、氮氧化硅(sion) 和/或它们的组合制成。第一掩模层196和第二掩模层198的材料可以顺序地沉积在背侧源极/漏极隔离部件174和背侧介电层182上方。可以例如通过使用旋涂在第二掩模层198上方形成光刻胶并且光刻胶可以通过使用适当的光掩模暴露于光而被图案化。取决于使用的是正性光刻胶还是负性光刻胶，可以去除光刻胶的曝光(或未曝光)部分。可以使用光刻胶来蚀刻用于形成第一掩模层196和第二掩模层198的材料，以形成开口194。
110.根据一些实施例，如图1zd、图1zd-1和图1zd-2所示，在形成图案化掩模结构192之后，执行第一蚀刻工艺以去除由开口194暴露的背侧源极/漏极隔离部件174的隔离材料
178，以形成沟槽200。在一些实施例中，第一蚀刻工艺是各向同性蚀刻，诸如干化学蚀刻、远程等离子体蚀刻、湿化学蚀刻、其他适用技术和/或它们的组合。在第一蚀刻工艺期间，背侧源极/漏极隔离部件174的隔离材料178对保持未蚀刻或轻微蚀刻的用于形成衬垫层176、背侧介电层182和背侧导电通孔186的材料具有良好的蚀刻选择性。也就是说，根据一些实施例，在第一蚀刻工艺期间，由衬垫层176保护源极/漏极结构140'。
111.之后，根据一些实施例，如图1ze、图1ze-1和图1ze-2所示，通过图案化掩模结构192的开口194和沟槽200执行第二蚀刻工艺。更具体地，栅极结构148-1、148-2和148-4的与沟槽200垂直重叠的部分被蚀刻，以形成穿过栅极结构148-1、148-2和148-4的沟槽202。在一些实施例中，形成沟槽202以将栅极结构148-1、148-2和148-4分离成各种单独的部分。此外，根据一些实施例，与沟槽200垂直地重叠的金属盖层154和掩模结构156，包括衬垫层158 和体层160，在第二蚀刻工艺期间也被部分地蚀刻，以确保通过沟槽202完全地切割穿过栅极结构148-1、148-2和148-4。也就是说，根据一些实施例，沟槽202穿过栅极结构148-1、148-2和148-4并延伸到掩模结构156中。
112.此外，根据一些实施例，背侧介电层182、隔离衬垫110、衬垫层176和衬垫188，以及由开口194暴露的背侧导电通孔186的导电层190的角也被部分地蚀刻以在第二蚀刻工艺期间形成凹槽204。在一些实施例中，源极/漏极接触件162也在第二蚀刻工艺期间被部分地蚀刻。在一些实施例中，在执行第二蚀刻工艺之后，与开口194重叠的背侧导电通孔186和源极/漏极接触件162 具有圆角。在一些实施例中，图案化掩模结构192的第二掩模层198也在第二蚀刻工艺期间被蚀刻(即减薄)。
113.接下来，根据一些实施例，如图1zf、图1zf-1、图1zf-2、图1zf-3和图1zf-4所示，在开口194、沟槽200、沟槽202和凹槽204中形成介电材料，并且执行平坦化工艺以形成背侧栅极隔离部件206。图1zf-1图示了根据一些实施例的半导体结构100的示意俯视图，并且图1zf所示的结构对应于图 1zf-1中的框b3所示的区域。图1zf-4图示了根据一些实施例的沿着图1zf 的线c-c'示出的半导体结构100的截面图。
114.根据一些实施例，背侧栅极隔离部件206被配置为将栅极结构148-1、148-2 和148-4分离成多种电隔离的部分。在一些实施例中，用于形成背侧栅极隔离部件206的介电材料具有小于约7的介电常数。在一些实施例中，用于形成背侧栅极隔离部件206的介电材料是诸如氮化硅(sin)、氮氧化硅(sion)、碳氧化硅(sioc)、碳氮化硅(sicn)、氧碳氮化硅(siocn)、氧掺杂碳氮化硅(si(o)cn)、氧化硅(sio2)或它们的组合的介电材料。
115.在一些实施例中，沉积用于形成背侧栅极隔离部件206的介电材料以过填充开口194、沟槽200、沟槽202和凹槽204，并且根据一些实施例，执行平坦化工艺以去除介电材料的部分直到暴露背侧导电通孔186。在一些实施例中，第一掩模层196和第二掩模层198也被去除。平坦化工艺可以是cmp或回蚀刻工艺。根据一些实施例，在执行平坦化工艺之后，背侧栅极隔离部件206、背侧介电层182、背侧导电通孔186和背侧源极/漏极隔离部件174的底面基本上彼此齐平。
116.如前所述，在结构的前侧的制造工艺期间，附接到纳米结构108-1'、108-2' 和108-3'的源极/漏极结构140合并为一个连续的源极/漏极结构140，并且在之后结构的背侧的制造工艺期间，连续的源极/漏极结构140通过背侧源极/漏极隔离部件174被划分为分离的源极/漏极结构140'。更具体地，根据一些实施例，源极/漏极结构140-1'附接到纳米结构
108-1'，源极/漏极结构140-2'附接到纳米结构108-2'，源极/漏极结构140-3'附接到纳米结构108-3'，并且源极/漏极结构104-1'、140-2'和140-3'彼此分离。
117.此外，根据一些实施例，由于源极/漏极结构140被图案化以形成分离的源极/漏极结构140-1'、140-2'和140-3'，源极/漏极结构140-1'、140-2'和140-3' 具有基本上直的侧壁，如图1zf-2所示。
118.此外，根据一些实施例，背侧导电通孔186从结构的背侧形成并且连接到源极/漏极结构140'(例如图1zf-2所示的源极/漏极结构140-1'和140-3')。在一些实施例中，背侧导电通孔186具有在从约10nm到约30nm的范围内的厚度。
119.此外，根据一些实施例，如图1zf所示，栅极结构中的一些(例如栅极结构148-1、148-2和148-4)通过背侧栅极隔离部件206从结构的背侧划分成分离的部分。在一些实施例中，背侧栅极隔离部件206在背侧介电层182中具有较宽部分206w并且在栅极结构148-4中具有较窄部分206n，如图1zf所示。在一些实施例中，较宽部分206w与栅极结构(例如栅极结构148-4)之间的距离大于约0.5nm。在一些实施例中，背侧栅极隔离部件206具有延伸到掩模结构156中的延伸部分206e。在一些实施例中，延伸部分206e具有小于约200nm的厚度。
120.在一些实施例中，背侧栅极隔离部件206与背侧源极/漏极隔离部件174、栅极结构148和背侧导电通孔186接触。在一些实施例中，背侧栅极隔离部件 206垂直地重叠于源极/漏极接触件162。在一些实施例中，在背侧栅极隔离部件206下方的源极/漏极接触件162具有弯曲的顶面，如根据一些实施例的图 1zf-4所示。
121.图2图示了根据一些其他实施例的制造半导体结构100的中间阶段的截面图。用于制造半导体结构100的材料和工艺可以与图1a至图1zf所示的材料和工艺类似或相同，除了未形成图1d所示的盖层114之外，如根据一些实施例的图2所示。
122.更具体地，根据一些实施例，执行图1a至图1c所示的工艺以在鳍结构 104-1、104-2和104-3周围形成隔离结构112，并且然后跨鳍结构104-1、104-2 和104-3并且直接覆盖隔离结构112形成伪栅极结构116-1、116-2、116-3和 116-4，如图2所示。之后，根据一些实施例，执行图1e至图1zf所示的工艺以形成半导体结构100，其与图1zf、图1zf-1、图1zf-2和图1zf-3所示的半导体结构100类似或相同，在此不再赘述。
123.图3图示了根据一些其他实施例的制造半导体结构100的中间阶段的截面图。用于制造半导体结构100的材料和工艺可以与先前描述的图1a至图1zf 所示的材料和工艺类似或相同，除了其深牺牲结构比图1l所示的深牺牲结构厚(例如沿着垂直于x方向和y方向的z方向测量)之外。
124.更具体地，根据一些实施例，如图3所示，执行图1a至图1k所示的工艺，并且然后在深沟槽中形成深牺牲结构138'。用于形成深牺牲结构138'的工艺材料与先前描述的用于形成深牺牲结构138的工艺材料相同，除了深牺牲结构138'比深牺牲结构138厚之外。在一些实施例中，深牺牲结构138'的顶面高于隔离结构112的顶面，并且深牺牲结构138'的底面低于隔离结构112的底面。根据一些实施例，在形成深牺牲结构138'之后，执行图1m至图1zf所示的工艺以形成半导体结构100，其与图1zf、图1zf-1、图1zf-2和图1zf-3所示的半导体结构100类似或相同，在此不再赘述。
125.图4图示了根据一些其他实施例的制造半导体结构100的中间阶段的截面图。用于制造半导体结构100的材料和工艺可以与先前描述的图1a至图1zf 所示的材料和工艺类似
或相同，除了其深牺牲结构比图1l所示的深牺牲结构厚(例如沿着垂直于x方向和y方向的z方向测量)之外。
126.更具体地，根据一些实施例，执行图1a至图1k所示的工艺，然后在深沟槽中形成深牺牲结构138”，如图4所示。用于形成深牺牲结构138”的工艺材料与先前描述的用于形成深牺牲结构138的工艺材料相同，除了深牺牲结构 138”比深牺牲结构138厚之外。在一些实施例中，深牺牲结构138”的顶面与隔离结构112的顶面基本上齐平，并且然后深牺牲结构138”的底面低于隔离结构112的底面。根据一些实施例，在形成深牺牲结构138”之后，执行图 1m至图1zf所示的工艺以形成半导体结构100，其与图1zf、图1zf-1、图 1zf-2和图1zf-3所示的半导体结构100类似或相同，在此不再赘述。
127.图5图示了根据一些其他实施例的制造半导体结构100的中间阶段的截面图。用于制造半导体结构100的材料和工艺可以与先前描述的图1a至图1zf 所示的材料和工艺类似或相同，除了其深牺牲结构比图1l所示的深牺牲结构薄(例如沿着垂直于x方向和y方向的z方向测量)之外。
128.更具体地，根据一些实施例，执行图1a至图1k所示的工艺，然后在深沟槽中形成深牺牲结构138”'，如图5所示。用于形成深牺牲结构138”'的工艺材料与先前描述的用于形成深牺牲结构138的工艺材料相同，除了深牺牲结构 138”'比深牺牲结构138薄之外。在一些实施例中，深牺牲结构138”'的顶面低于隔离结构112的顶面，并且深牺牲结构138”'的底面高于隔离结构112的底面。之后，根据一些实施例，执行如图1m至图1zf所示的工艺以形成半导体结构100，其与图1zf、图1zf-1、图1zf-2和图1zf-3所示的半导体结构100 类似或相同，在此不再赘述。
129.图6图示了根据一些其他实施例的制造半导体结构100的中间阶段的截面图。用于制造半导体结构100的材料和工艺可以与先前描述的图1a至图1zf 所示的材料和工艺类似或相同，除了其深牺牲结构比图1l所示的深牺牲结构薄(例如沿着垂直于x方向和y方向的z方向测量)之外。
130.更具体地，根据一些实施例，执行图1a至图1k所示的工艺，并且然后在深沟槽中形成深牺牲结构138
””
，如图6所示。用于形成深牺牲结构138
””
的工艺材料与先前描述的用于形成深牺牲结构138的工艺材料相同，除了深牺牲结构138
””
比深牺牲结构138薄(例如沿着垂直于x方向和y方向的z方向测量)之外。在一些实施例中，深牺牲结构138
””
的顶面低于隔离结构112 的顶面，并且深牺牲结构138
””
的底面与隔离结构112的底面基本上齐平。之后，根据一些实施例，执行图1m至图1zf所示的工艺以形成半导体结构100，其与图1zf、图1zf-1、图1zf-2和图1zf-3所示的半导体结构100类似或相同，在此不再赘述。
131.图7a至图7c示出了根据一些实施例的制造半导体结构100a的中间阶段的示意性透视图。半导体结构100a可以类似于先前描述的半导体结构100，除了其背侧源极/漏极隔离部件的形状与半导体结构100中的不同之外。用于形成半导体结构100a的一些工艺和材料可以与前述形成半导体结构100的方法类似或相同，在此不再赘述。
132.根据一些实施例，执行类似于图1a至图1zc所示的工艺以形成类似于图 1zc所示的半导体结构，但是背侧源极/漏极隔离部件174a在栅极结构148上方具有不平坦的侧壁，如图7a所示。更具体地，根据一些实施例，背侧源极 /漏极隔离部件174a的衬垫层176a在附接到栅极结构148-4的一侧具有较薄部分(例如沿着平行于栅极结构的延伸方向的y方向测
量)，使得形成于其上方的隔离材料178a在栅极结构148-4附近也具有较宽部分(例如沿着平行于栅极结构的延伸方向的y方向测量)，如图7a所示。在一些实施例中，背侧源极/漏极隔离部件174a的隔离材料178a从靠近栅极结构148-4的一侧连续地收缩到栅极结构148-4的相对一侧。
133.之后，根据一些实施例，执行先前描述的图1zd所示的第一蚀刻工艺，以去除由开口194暴露的背侧源极/漏极隔离部件174a的隔离材料178a以形成沟槽200a，如图7b所示。在一些实施例中，背侧源极/漏极隔离部件174a 的隔离材料178a不被完全去除。也就是说，根据一些实施例，背侧源极/漏极隔离部件174a的隔离材料的保留部分178a'保留在开口200a中，如图7b所示。
134.接下来，根据一些实施例，执行如图1ze和图1zf所示的工艺以形成半导体结构100a，如图7c所示。类似地，根据一些实施例，穿过栅极结构148-4 形成背侧栅极隔离部件206a以将栅极结构148-4分离成两个单独的部分。此外，根据一些实施例，背侧源极/漏极隔离部件174a的隔离材料的保留部分 178a'与背侧栅极隔离部件206a直接接触，并且夹在背侧栅极隔离部件206a 和衬垫层176a之间，如图7c所示。用于形成背侧源极/漏极隔离部件174a(包括衬垫层176a和隔离材料178a)以及背侧栅极隔离部件206a的工艺和材料与用于形成背侧源极/漏极隔离部件174(包括衬垫层176和隔离材料178)以及背侧栅极隔离部件206的工艺和材料类似或相同，在此不再赘述。
135.图8a和图8b示出了根据一些实施例的制造半导体结构100b的中间阶段的示意性透视图。根据一些实施例，半导体结构100b可以类似于先前描述的半导体结构100，除了其背侧导电通孔不具有衬垫之外。用于形成半导体结构 100b的一些工艺和材料可以与先前描述的用于形成半导体结构100的工艺和材料类似或相同，在此不再赘述。
136.根据一些实施例，可以执行类似于图1a至图1za所示的工艺，并且然后在背侧通孔开口中形成背侧导电通孔186b，如图8a所示。在一些实施例中，背侧导电通孔186b由单一的导电材料制成，诸如ru、w、co、al、mo或包含上述金属的材料。可以通过执行化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其他适用的工艺来形成导电材料。在一些实施例中，背侧导电通孔186b的导电材料与背侧介电层182和隔离衬垫110直接接触。
137.根据一些实施例，在形成背侧导电通孔186b之后，执行以上描述的图1zc 至图1zf所示的工艺以形成具有背侧栅极隔离部件206b的半导体结构100b，如图8b、图8b-1和图8b-2所示。图8b-1示出了根据一些实施例的沿着平行于栅极结构148的延伸方向的源极/漏极结构并在源极/漏极结构上方示出的半导体结构100b的截面图。图8b-2示出了根据一些实施例的沿着平行于纳米结构108'的延伸方向的源极/漏极结构并在源极/漏极结构上方示出的半导体结构 100b的截面图。
138.在一些实施例中，背侧导电通孔186b的导电材料与背侧栅极隔离部件 206b直接接触。用于形成背栅隔离部件206b的工艺和材料与用于形成背栅隔离部件206的工艺和材料类似或相同，在此不再赘述。
139.图9a和图9b示出了根据一些实施例的制造半导体结构100c的中间阶段的示意性透视图。根据一些实施例，半导体结构100c可以类似于先前描述的半导体结构100，除了其背侧导电通孔比半导体结构100中的背侧导电通孔短 (例如沿着垂直于x方向和y方向的z方向测量)之外。用于形成半导体结构100c的一些工艺和材料可以与先前描述的用于形成
半导体结构100的工艺和材料类似或相同，在此不再赘述。
140.根据一些实施例，可以执行类似于图1a至图1z所示的工艺，并且然后去除深牺牲结构以形成背侧导电通孔开口184c，如图9a所示。在一些实施例中，通过执行蚀刻工艺来去除深牺牲结构直到暴露源极/漏极结构140'。此外，在蚀刻工艺中源极/漏极结构140'没有被显著地凹进。
141.根据一些实施例，在形成背侧导电通孔开口184c之后，执行以上描述的图1zb至图1zf所示的工艺以形成具有背侧导电通孔186c的半导体结构100c，如图9b、图9b-1和图9b-2所示。图9b-1示出了根据一些实施例的沿着平行于栅极结构148的延伸方向的源极/漏极结构并在源极/漏极结构上方示出的半导体结构100c的截面图。图9b-2图示了根据一些实施例的沿着平行于纳米结构108'的延伸方向的源极/漏极结构并在源极/漏极结构上方示出的半导体结构 100c的截面图。
142.在一些实施例中，背侧导电通孔186c的顶面低于栅极结构148-4的最底面，如根据一些实施例的图9b-2(倒置)所示。形成背侧导电通孔186c的工艺和材料与形成背侧导电通孔186的工艺和材料类似或相同，在此不再赘述。
143.图10a和图10b示出了根据一些实施例的制造半导体结构100d的中间阶段的示意性透视图。根据一些实施例，半导体结构100d可以类似于先前描述的半导体结构100，除了其在背侧介电层下方的源极/漏极结构比半导体结构 100的厚之外。用于形成半导体结构100d的一些工艺和材料可以与先前描述的用于形成半导体结构100的工艺和材料类似或相同，在此不再赘述。
144.根据一些实施例，可以执行类似于图1a至图1y所示的工艺，并且然后去除基鳍结构以形成沟槽，并在沟槽中形成背侧介电层182d，如图10a所示。根据一些实施例，类似于图1z中描述的那些，可以通过执行蚀刻工艺来去除基鳍结构，并且由沟槽暴露栅极结构148、内部间隔件134和源极/漏极结构 140d'。在一些实施例中，源极/漏极结构140d'在蚀刻工艺期间被轻微蚀刻，并且根据一些实施例，源极/漏极结构140d'的最底面140'bsd仍低于最底部纳米结构108'的最底面，如图10a所示。在一些实施例中，源极/漏极结构140d' 的最底面140'bsd高于根据一些实施例的最底部内部间隔件134的最底面。
145.根据一些实施例，在通过背侧介电层182d替换基鳍结构105之后，执行以上描述的图1za至图1zf所示的工艺以形成半导体结构100d，如图10b所示。用于形成源极/漏极结构140d'和背侧介质层182d的工艺和材料与用于形成源极/漏极结构140'和背侧介质层182的工艺和材料类似或相同，在此不再赘述。
146.随着器件尺寸的不断减小，相邻的源极/漏极结构趋于合并在一起。为了防止源极/漏极结构在相邻鳍结构上的合并，鳍结构之间的距离不能太小，并且因此器件尺寸的减小可能会受到限制。在一些实施例中，通过背侧源极/漏极隔离部件(例如图1x所示的背侧源极/漏极隔离部件174)从器件的背侧将合并的源极/漏极结构(例如图1m所示的源极/漏极结构140)切割成分离的部分(例如图1x所示的源极/漏极结构140-1'、140-2'和140-3')。因此，鳍结构(例如鳍结构104-1、104-2和104-3)之间的距离(例如节距)可以减小，而无需担心源极/漏极结构的合并。
147.应当理解，半导体结构100和100a至100d中所示的元件可以组合和/或交换。例如，半导体结构可以包括图7c所示的背侧栅极隔离部件206a和图10a所示的源极/漏极结构
140d'。
148.此外，应注意，图1a至图10b中相同的元件可以由相同的标号表示且可以包括相同或类似的材料，并且可以通过相同或类似的工艺形成；因此，为了简洁起见，省略了这些多余的细节。此外，虽然图1a至图10b是关于方法描述的，但应理解图1a至图10b所公开的结构不限于方法，而是可以独立于方法单独存在的结构。类似地，图1a至图10b所示的方法不限于所公开的结构，而是可以独立于这些结构而独立存在。此外，根据一些实施例，以上描述的纳米结构可以包括纳米线、纳米片或其他适用的纳米结构。
149.此外，虽然所公开的方法在上文中被图示和描述为一系列动作或事件，但应当理解，在一些其他实施例中可以改变这样的动作或事件的图示顺序。例如，一些动作可以以不同的顺序发生，和/或与除了上面所示和/或描述的动作之外的其他动作或事件同时发生。此外，实施以上描述的一个或多个方面或实施例可能并非需要所有所示动作。此外，可以在一个或多个单独的动作和/或阶段中执行一个或多个以上描述的动作。
150.此外，以上描述的术语“大约”、“基本上”、“本质上”和“约”考虑了小的变化，并且可以在不同的技术中变化以及在本领域技术人员理解的偏差范围内。例如，当与事件或情况结合使用时，这些术语可以指事件或情况准确发生的情况以及事件或情况非常接近发生的情况。
151.可以提供用于形成半导体结构的实施例。半导体结构可以包括第一纳米结构和第二纳米结构以及环绕第一和第二纳米结构的栅极结构。第一源极/漏极结构连接到第一纳米结构并且第二源极/漏极结构连接到第二纳米结构。第一源极/漏极结构和第二源极/漏极结构可以首先合并在一起，并且通过随后形成的背侧源极/漏极隔离部件分离成单独的部分。由于之后可以使第一和第二源极/漏极结构分离，因此可以减小纳米结构之间的距离，而在相邻纳米结构处没有源极/漏极结构合并的风险。因此，可以减小器件尺寸并且可以提高半导体结构的性能。
152.在一些实施例中，提供了一种半导体结构。半导体结构包括背侧介电层和位于背侧介电层上方的第一纳米结构和第二纳米结构。半导体结构还包括连接到第一纳米结构的第一源极/漏极结构和连接到第二纳米结构的第二源极/漏极结构。半导体结构还包括夹在第一源极/漏极结构和第二源极/漏极结构之间的背侧源极/漏极隔离部件。此外，背侧源极/漏极隔离部件的底面与背侧介电层的底面基本上齐平。
153.在上述半导体结构中，还包括：栅极结构，环绕第一纳米结构和第二纳米结构，其中，栅极结构的底面低于背侧介电层的顶面。
154.在上述半导体结构中，还包括：第一内部间隔件，在第一纳米结构之间形成，其中，背侧介电层与栅极结构和第一内部间隔件直接接触。
155.在上述半导体结构中，还包括：背侧栅极隔离部件，形成为穿过背侧介电层并且穿过栅极结构以将栅极结构分离成第一部分和第二部分。
156.在上述半导体结构中，背侧栅极隔离部件与背侧源极/漏极隔离部件接触。
157.在上述半导体结构中，背侧源极/漏极隔离部件包括：衬垫层，覆盖第一源极/漏极结构和第二源极/漏极结构的侧壁；和隔离材料，由衬垫层围绕。
158.在上述半导体结构中，还包括：源极/漏极接触件，形成在第一源极/漏极结构上方，其中，源极/漏极接触件与背侧源极/漏极隔离部件的衬垫层直接接触。
159.在一些实施例中，提供了一种半导体结构。半导体结构包括背侧介电层和在背侧介电层上方沿着第一方向延伸的第一纳米结构和第二纳米结构。半导体结构还包括栅极结构，栅极结构位于背侧介电层上方，并且环绕第一纳米结构和第二纳米结构且在第二方向上延伸。半导体结构还包括位于背侧介电层上方并且连接到第一纳米结构的第一源极/漏极结构和位于背侧介电层上方并且连接到第二纳米结构的第二源极/漏极结构。半导体结构还包括在第一方向上延伸并且将第一源极/漏极结构和第二源极/漏极结构分离的背侧源极/漏极隔离部件。此外，背侧源极/漏极隔离部件包括位于第一源极/漏极结构的侧壁和第二源极/漏极结构的侧壁上方的衬垫层，以及由衬垫层围绕并且覆盖的隔离材料。
160.在上述半导体结构中，还包括：源极/漏极接触件，覆盖第一源极/漏极结构、背侧源极/漏极隔离部件和第二源极/漏极结构。
161.在上述半导体结构中，源极/漏极接触件与背侧源极/漏极隔离部件的衬垫层接触。
162.在上述半导体结构中，还包括：背侧导电通孔，形成在第一源极/漏极结构下方，其中，背侧导电通孔垂直地重叠于源极/漏极接触件。
163.在上述半导体结构中，栅极结构的底面低于第一源极/漏极结构的底面。
164.在一些实施例中，提供了一种用于制造半导体结构的方法。制造半导体结构的方法包括形成从衬底的前侧突出的第一鳍结构和第二鳍结构。此外，第一鳍结构和第二鳍结构包括交替堆叠的第一半导体材料层和第二半导体材料层。制造半导体结构的方法还包括形成围绕第一鳍结构和第二鳍结构的隔离结构以及在在第一鳍结构和第二鳍结构上方形成源极/漏极结构。半导体结构的制造方法还包括从衬底的背侧去除隔离结构以形成暴露源极/漏极结构的开口，并且通过开口蚀刻源极/漏极结构以形成穿过源极/漏极结构的深开口。制造半导体结构的方法还包括在深开口中形成背侧源极/漏极隔离部件。
165.在上述方法中，源极/漏极结构被分离为第一源极/漏极结构和第二源极/ 漏极结构。
166.在上述方法中，还包括：去除第一鳍结构和第二鳍结构的第一半导体材料层以形成第一纳米结构和第二纳米结构；和形成环绕第一纳米结构和第二纳米结构的栅极结构，其中，第一源极/漏极结构与第一纳米结构相连接，第二源极/漏极结构与第二纳米结构相连接。
167.在上述方法中，还包括：形成穿过背侧源极/漏极隔离部件并且穿过栅极结构的背侧栅极隔离沟槽；和在背侧栅极隔离沟槽中形成背侧栅极隔离部件，其中，栅极结构通过背侧栅极隔离部件被分离成第一部分和第二部分。
168.在上述方法中，还包括：从衬底的背侧去除衬底以形成沟槽；和在沟槽中形成背侧介电层。
169.在上述方法中，还包括：在第一鳍结构中形成深沟槽；和在深沟槽中形成深牺牲结构，其中，源极/漏极结构形成在深牺牲结构上方。
170.在上述方法中，还包括：去除深牺牲结构以形成背侧导电通孔开口；和在背侧导电通孔开口中形成背侧导电通孔。
171.在上述方法中，还包括：在隔离结构上方形成盖层；和在形成源极/漏极结构之前，部分去除盖层。
172.上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。