半导体结构的制造方法与流程

1.本发明实施例是关于一种半导体结构的制造方法，且特别是有关于图案化半导体结构的阵列区与周边区的材料层的制造方法。


背景技术：

2.近年来，随着动态随机存取存储器(dynamic random access memory，dram)装置的制造技术持续朝向元件尺寸的微缩化发展，许多挑战随之而生。例如，传统对于半导体结构的阵列区与周边区的材料层是分开进行图案化步骤，且因应缩小的元件尺寸，需使用多道精密的步骤进行图案制作，工艺时间长且成本也相当昂贵。因此，业界仍需要改进动态随机存取存储器装置的制造方法，特别是克服在缩小的元件尺寸下进行图案化工艺所可能产生的各种问题。


技术实现要素：

3.本发明提供一种半导体结构的制造方法，包括：在衬底的上方形成第一材料迭层，衬底包括阵列区及周边区，其中第一材料迭层覆盖阵列区与周边区，且第一材料迭层包含第一图案转移层及第二图案转移层；形成第一图案化遮罩层于阵列区与周边区的第一材料迭层上，第一图案化遮罩层是暴露出第一材料迭层的部分顶面；以第一图案化遮罩层为遮罩去除一部分的第一材料迭层，以将第一图案化遮罩层的图案转移至第二图案转移层，而在阵列区及周边区中分别形成第一阵列图案及第一周边图案；在第一阵列图案及第一周边图案的上方提供第二图案化遮罩层对应于阵列区与周边区，其中第二图案化遮罩层的图案是与第一图案化遮罩层的图案(例如在第一方向上)错开；以第二图案化遮罩层为遮罩，以将第二图案化遮罩层的图案向下转移，而于阵列区与周边区中分别形成第一牺牲图案及第二牺牲图案；以及将第一阵列图案与第一牺牲图案进行图案转移，以在阵列区形成第二阵列图案，同时将第一周边图案与第二牺牲图案进行图案转移，以在周边区中形成第二周边图案。
4.另外，在一实施例中，在形成第二阵列图案和第二周边图案之后，半导体结构的制造方法更包括：形成第二材料迭层于第二阵列图案与第二周边图案之上；形成第三图案化遮罩层于阵列区与周边区的第二材料迭层上；以及根据第三图案化遮罩层的图案进行自对准双重图案工艺，以形成图案化材料堆迭层，其中图案化材料堆迭层包含第三阵列图案形成于阵列区中。
5.另外，在一实施例中，在形成第三阵列图案之后，半导体结构的制造方法更包括：形成第四图案化遮罩层以覆盖周边区以及暴露出阵列区的第三阵列图案；以及以第四图案化遮罩层以及第三阵列图案为遮罩，去除下方材料层暴露出来的部分及对应的第二阵列图案的部分，以将第二阵列图案转换为最终阵列图案。
6.本发明实施例在定义周边区的图案的同时，定义出阵列区沿着第一方向上的图案，相较于阵列图案和周边图案分开制作的传统工艺，本发明所提出的半导体结构的制造
方法可简化工艺步骤并降低成本。此外，由于本发明仅需使用一次的sadp工艺即可制得高密度的阵列图案，因此仅需使用一次高阶的浸润式光刻技术，相较于传统需使用多次(例如超过四次)复杂且昂贵的sadp工艺才能制得同样密度的阵列图案而言，可大幅度的降低制造成本。
附图说明
7.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
8.图1a、图1b、图2-图5、图6a、图6b、图7a、图7b、图8-图15、图16a、图16b、图17是根据本发明的一实施例的半导体结构在不同制造阶段的示意图，其中，图1b是沿着图1a的俯视示意图中的线b-b所获取的剖面示意图；
9.图6b分别是沿着图6a的俯视示意图中的线b-b所获取的剖面示意图；
10.图7b分别是沿着图7a的俯视示意图中的线b-b所获取的剖面示意图；
11.图16b分别是沿着图16a的俯视示意图中的线b-b所获取的剖面示意图。
12.附图标号
13.10:衬底
14.11:盖层(cap layer)
15.12:目标材料层
16.12-1:氮化钨层
17.12-2:钨层
18.120a:目标阵列图案
19.120b:目标周边图案
20.13:碳化物层
21.14,18:介电层
22.15,150:含氮层
23.16,160,21,210,34,340:多晶硅层
24.17,22,220,25,250,31,310,35,350:含碳层
25.21a:第一阵列图案
26.21b:第一周边图案
27.211,212,241,242,271,272,291,292,371,372:开口
28.23,230,26,260,36:抗反射层
29.24,27,37,46:图案化遮罩层
30.24a,24b,27a,27b,37a,37b:遮罩图案
31.25s:牺牲图案层
32.25s-a:第一牺牲图案
33.25s-b:第二牺牲图案
34.29,290:多晶硅图案层
35.29a:第二阵列图案
36.29b:第二周边图案(最终周边图案)
37.290a:最终阵列图案
38.32,320:氮化层
39.32a:第一氮化图案
40.32b:第二氮化图案
41.33,330:氧化硅层
42.38:核心图案层
43.38a:第一核心图案
44.38b:第二核心图案
45.41,410:间隙壁材料层
46.42,420,42r:平坦化层
47.43:图案化堆迭层
48.43a:第一堆迭
49.43b:第二堆迭
50.43’:图案化材料堆迭层
51.43a’:第一材料堆迭(第三阵列图案)
52.43b’:第二材料堆迭
53.a1:阵列区
54.a2:周边区
55.b-b:线
56.d1,d2,d3,dc:方向
57.ml-1:第一材料迭层
58.ml-2:第二材料迭层
59.l1,l2,l3:图案转移层
具体实施方式
60.参照图1a、图1b，提供衬底10以及第一材料迭层ml-1，衬底10包括阵列区a1以及周边区a2。在一实施例中，衬底10的材料可包含半导体材料。一实施例中，衬底10是包括硅、砷化镓、氮化镓、硅化锗、其他合适的材料或前述的组合。一实施例中，衬底10是为绝缘层上覆硅(silicon on insulator)衬底。衬底10内以及衬底10的上方可以形成各种部件，例如埋入式字线、隔离结构、位线等，此处为简化图式与说明，是在图式中省略此些部件。
61.第一材料迭层ml-1形成于衬底10的上方，并覆盖阵列区a1与周边区a2。第一材料迭层ml-1包含多种材料，例如可包含依序形成于衬底10上方的介电层14、图案转移层l1、介电层18、以及图案转移层l2。在一实施例中，第一材料迭层ml-1所包含的多种材料层的形成方法例如可包括物理气相沉积(pvd)、化学气相沉积(cvd)、原子层沉积(ald)、旋转涂布、其他合适的工艺或前述的组合。在一实施例中，介电层14和介电层18是包括绝缘材料，例如氮化硅(sin)。在一示例中，介电层18的厚度大约是(但不限于)30nm，介电层14的厚度大约是(但不限于)70nm。
62.在一实施例中，图案转移层l1包含依序形成于介电层14上方的含氮层15、多晶硅层16、以及含碳层17。含氮层15例如是与介电层14包含不同材料。在此示例中，含氮层15是为一富氧氮氧化硅(o-rich sion)。含碳层17包括碳化物，例如类金刚石碳、非晶形碳膜、高选择透明含碳层，且厚度可以(但不限制)是大约70nm至大约100nm。在此示例中，含碳层17是一高选择透明含碳层。此处，图案转移层l1是以包括含氮层15、多晶硅层16、以及含碳层17进行说明，但本发明不限于此，在其他实施例中，图案转移层l1也可以是其他合适用于图案转移的材料层的组合。
63.在一实施例中，图案转移层l2包含依序形成于介电层18上方的多晶硅层21、含碳层22、以及抗反射层23。含碳层22例如包括碳化物，例如类金刚石碳、非晶形碳膜、高选择透明含碳层。在此示例中，含碳层22是一旋涂式碳层。抗反射层23的材料例如包括有机聚合物、碳或氮氧化硅等。此处，图案转移层l2是以包括含氮层15、多晶硅层16、以及含碳层17进行说明，但本发明不限于此，在其他实施例中，图案转移层l2也可以是其他合适用于图案转移的材料层的组合。
64.在一实施例中，衬底10与第一材料迭层ml-1之间还具有目标材料层12以及其他材料层，以覆盖阵列区a1与周边区a2。例如，在衬底10与第一材料迭层ml-1之间更包括依序形成于衬底10的上方的盖层(cap layer)11、目标材料层12、以及碳化物层13。盖层11、目标材料层12、以及碳化物层13的形成方法例如可包括pvd、cvd、ald、旋转涂布、其他合适的工艺或前述的组合。
65.盖层11例如是氮化硅层或其他合适的绝缘材料。目标材料层12例如是单一层或是多层的导电材料。在一实施例中，目标材料层12可包括钨、氮化钨、铜、铝铜合金、多晶硅、硅锗、其他合适的导电材料或前述的组合。在此示例中，目标材料层12例如可包括氮化钨层12-1和钨层12-2。碳化物层13例如包括类金刚石碳、非晶形碳膜、高选择透明含碳层(highly selective transparent carbon-containing layer)。在此示例中，碳化物层13是一高选择透明含碳层。
66.请再参照图1a、图1b，在第一材料迭层ml-1的上方提供图案化遮罩层24(例如一图案化光刻胶)，其中图案化遮罩层24是暴露出第一材料迭层ml-1的部分顶面。图案化遮罩层24是包含遮罩图案24a以及遮罩图案24b，分别形成于阵列区a1与周边区a2的抗反射层23之上，且暴露出抗反射层23的部分顶面。此外，遮罩图案24a中包括开口241，而遮罩图案24b中包括开口242。
67.接着，请参照图1a-图1b、图2-图5、图6a、图6b说明，本发明首先通过两阶段的光刻刻蚀工艺在定义出周边区a2中的最终周边图案(例如图6a、图6b所示的第二周边图案29b)的同时，定义出阵列区a1中沿着一个特定方向的线型图案(例如图6a、图6b所示的第二阵列图案29a)。概略而言，本案先通过第一阶段的光刻刻蚀工艺(如图1a-图1b及图2-图3所说明)形成较大线宽的第一阵列图案21a及第一周边图案21b(图3)，接着再进行第二阶段的光刻刻蚀工艺(如图4-图5及图6a-图6b所说明)进一步增加第一阵列图案21a及第一周边图案21b的图案密度而形成第二阵列图案29a及第二周边图案29b(图6a-图6b)。
68.请参照图1a-图1b及图2，接着，以图案化遮罩层24为遮罩，去除未被图案化遮罩层24覆盖的图案转移层l2。在一实施例中，例如是以干式刻蚀工艺，去除被开口241与开口242所暴露出来的抗反射层23以及下方对应的含碳层22与多晶硅层21的部分。如图2所示，刻蚀
后，图案化遮罩层24的图案被转移至下方的图案转移层l2而形成抗反射层230、含碳层220以及多晶硅层210。在此示例步骤中，介电层18可作为一刻蚀停止层。
69.之后，如图3所示，去除图案化遮罩层24、含碳层220以及抗反射层230，而留下多晶硅层210。多晶硅层210包括在阵列区a1中的第一阵列图案21a以及在周边区a2中的第一周边图案21b。此外，第一阵列图案21a中包括开口211，而第一周边图案21b中包括开口212。开口211和开口212是露出介电层18的部分顶面。在一实施例中，第一阵列图案21a和例如是沿着方向d2延伸。此外，第一阵列图案21a和第一周边图案21b例如是在方向d1上分隔开来。
70.接着，如图4所示，于多晶硅层210的上方依序形成含碳层25和抗反射层26。含碳层25和抗反射层26的形成方法可包括pvd、cvd、ald、旋转涂布、其他合适的工艺或前述的组合。含碳层25完全覆盖第一阵列图案21a以及第一周边图案21b，且填满开口211和开口212。含碳层25例如包括碳化物，例如类金刚石碳、非晶形碳膜、高选择透明含碳层。在此示例中，含碳层25是一旋涂式碳层。抗反射层26例如是包括有机聚合物、碳或氮氧化硅等。
71.请再参照图4，在抗反射层26上形成图案化遮罩层27(例如一图案化光刻胶层)，其中图案化遮罩层27是包含遮罩图案27a以及遮罩图案27b，分别形成于阵列区a1与周边区a2的抗反射层26之上，且暴露出抗反射层26的部分顶面。此外，遮罩图案27a中包括开口271，而遮罩图案27b中包括开口272。再者，图案化遮罩层27与多晶硅层210的图案(亦即，图案化遮罩层24的图案)错开，例如在方向d1上错开。例如图4所示，遮罩图案27a的开口271对应下方的多晶硅层210的第一阵列图案21a，遮罩图案27b的开口272对应下方的多晶硅层210的第一周边图案21b。在一实施例中，遮罩图案24a的延伸方向与遮罩图案27a的延伸方向大致相同。
72.值得注意的是，图4中周边区a2的遮罩图案27b仅示出与阵列区a1处相邻部分的其中一种示例图案，周边区a2在其他未示出的区域亦可利用如阵列区a1处图案错开的方式增加周边图案的密度，因此遮罩图案27b的实际图案是视应用设计而定。
73.接着，如图5所示，以图案化遮罩层27为遮罩，去除未被图案化遮罩层27覆盖的抗反射层26和含碳层25。在一实施例中，例如是以干式刻蚀工艺，去除被开口271与开口272所暴露出来的抗反射层26以及下方对应的含碳层25的部分。如图5所示，刻蚀后，图案化遮罩层27的图案被转移至下方而形成含碳层250和抗反射层260。在此示例步骤中，介电层18可作为一刻蚀停止层。之后，去除图案化遮罩层27，例如以一灰化工艺去除。
74.如图5所示，堆迭的含碳层250和抗反射层260构成牺牲图案层25s。而牺牲图案层25s包括在阵列区a1中的第一牺牲图案25s-a以及在周边区a2中的第二牺牲图案25s-b。在一实施例中，第一牺牲图案25s-a例如是沿着方向d2延伸。再者，第一牺牲图案25s-a和第二牺牲图案25s-b例如是在方向d1上分隔开来。此外，在此示例中，阵列区a1中的第一牺牲图案25s-a和第一阵列图案21a是在介电层18上交错设置。周边区a2中的第二牺牲图案25s-b则视最后欲形成的周边图案而覆盖一部分的第一周边图案21b或是与一部分的第一周边图案21b错开设置，本发明对此并不多做限制。
75.接着，如图6a、图6b所示，以牺牲图案层25s和多晶硅层210为遮罩，去除未被牺牲图案层25s和多晶硅层210覆盖的介电层18以及图案转移层l1。在一实施例中，例如是以干式刻蚀工艺，去除被牺牲图案层25s和多晶硅层210的开口处所暴露出来的介电层18以及下方对应的含碳层17、多晶硅层16和含氮层15的部分。刻蚀后，牺牲图案层25s和多晶硅层210
的图案被转移至下方的介电层18和图案转移层l1而形成留下的介电层(未显示)、留下的含碳层(未显示)、多晶硅层160和含氮层150。在此示例的步骤中，介电层14是作为一刻蚀停止层。
76.之后，可借由包括灰化工艺、刻蚀工艺等一或多道步骤去除牺牲图案层25s、多晶硅层210、留下的介电层18和留下的含碳层17。如图6b所示，多晶硅层160以及含氮层150构成多晶硅图案层29。多晶硅图案层29包括在阵列区a1中的第二阵列图案29a以及在周边区a2中的第二周边图案29b。此外，第二阵列图案29a中包括开口291，而第二周边图案29b中包括开口292。开口291和开口292是露出介电层14的部分顶面。
77.至此，本发明已通过上述两阶段的光刻工艺定义出周边区a2中的最终周边图案(即第二周边图案29b)，并在定义出周边区a2中的最终周边图案29b的同时，定义出阵列区a1中沿着一特定方向延伸的图案(第二阵列图案29a)。接着，请参照图7a、图7b、图8-图13说明，本发明接着以一自对准双重图案(self-aligned double patterning；sadp)工艺定义出阵列区a1中沿着另一方向延伸的图案(例如图13的第三阵列图案43a’)。
78.参照图7a、图7b，于多晶硅图案层29的上方形成第二材料迭层ml-2。第二材料迭层ml-2包含多种材料，例如可包含依序形成于多晶硅图案层29上方的含碳层31、氮化层32、氧化硅层33以及图案转移层l3。第二材料迭层ml-2所包含的多种材料层的形成方法例如可包括pvd、cvd、ald、旋转涂布、其他合适的工艺或前述的组合。含碳层31完全覆盖第二阵列图案29a和第二周边图案29b，且填满开口291和开口292。含碳层31例如包括类金刚石碳、非晶形碳膜、高选择透明含碳层。在此示例中，含碳层31是一旋涂式碳层。氮化层32例如是与介电层14包含不同材料。在此示例中，氮化层32例如可包括富氮之氮氧化硅(n-rich sion)。氧化硅层33例如可包括正硅酸乙酯(tetraethyl orthosilicate，teos)层。
79.在一实施例中，图案转移层l3包含依序形成于氧化硅层33上方的多晶硅层34、含碳层35、以及抗反射层36。含碳层35例如包括碳化物，例如类金刚石碳、非晶形碳膜、高选择透明含碳层。在此示例中，含碳层35是一旋涂式碳层。抗反射层36的材料例如包括有机聚合物、碳或氮氧化硅等。此处，图案转移层l3是以包括多晶硅层34、含碳层35、以及抗反射层36进行说明，但本发明不限于此，在其他实施例中，图案转移层l3也可以是其他合适用于图案转移的材料层的组合。
80.请再参照图7a、图7b，在第二材料迭层ml-2上形成图案化遮罩层37(例如一图案化光刻胶)，其中图案化遮罩层37是暴露出第二材料迭层ml-2的部分顶面。图案化遮罩层37是包含遮罩图案37a以及遮罩图案37b，分别形成于阵列区a1与周边区a2的抗反射层36之上，且暴露出抗反射层36的部分顶面。此外，遮罩图案37a中包括开口371，而遮罩图案37b中包括开口372。
81.如图7a、图7b所示，遮罩图案37a包含在方向d1上分隔开来，且沿着方向dc延伸的线型图案。方向dc例如与方向d1具有大于0度且小于90度的夹角，但本发明不限于此，在其他实施例中，遮罩图案37a也可以包括在方向d2上分隔开来，且大致沿着方向d1延伸的线型图案。
82.接着，请参照图8，以图案化遮罩层37为刻蚀遮罩，去除未被图案化遮罩层37覆盖的图案转移层l3。在一实施例中，例如是以干式刻蚀工艺，去除被开口371和开口372处所暴露出来的抗反射层36以及下方对应的含碳层35与多晶硅层34的部分。刻蚀后，图案化遮罩
层37的图案被转移至下方的图案转移层l3而形成留下的抗反射层36(未显示)、含碳层350与多晶硅层340。在此示例步骤中，氧化硅层33作为一刻蚀停止层。
83.之后，可借由包括灰化工艺、刻蚀工艺等去除图案化遮罩层37以及留下的抗反射层36。如图8所示，含碳层350与多晶硅层340构成核心图案层38。核心图案层38包括在阵列区a1中的第一核心图案38a以及在周边区a2中的第二核心图案38b。
84.接着，如图9所示，在氧化硅层33和核心图案层38的上方沉积间隙壁材料层41。间隙壁材料层41顺应性的覆盖核心图案层38。例如，间隙壁材料层41覆盖第一核心图案38a和第二核心图案38b的顶面和侧壁，以及覆盖露出来的氧化硅层330的部分。间隙壁材料层41例如可包含氧化物，且其形成方法可包括pvd、cvd、ald、旋转涂布、其他合适的工艺或前述的组合。间隙壁材料层41可以与氧化硅层33包含相同或不同材料。在此示例中，间隙壁材料层41是为一正硅酸乙酯(teos)层。
85.之后，如图10所示，在间隙壁材料层41的上方形成平坦化层42。平坦化层42完全覆盖间隙壁材料层41，并填满间隙壁材料层41之间的空隙。平坦化层42例如包括有机介电层，例如可以是类金刚石碳、非晶形碳膜、高选择透明含碳层、或其他合适的材料，且其形成方法可包括pvd、cvd、ald、旋转涂布、其他合适的工艺或前述的组合。在此示例中，平坦化层42是一旋涂式碳层。
86.接着，如图11所示，去除部分的平坦化层42和部分的间隙壁材料层41直到暴露出核心图案层38的顶面。去除部分的平坦化层42和部分的间隙壁材料层41的方法例如可包括回蚀工艺或化学机械研磨工艺。在此去除步骤后，留下的平坦化层42r是填充于留下的间隙壁材料层41之间，且平坦化层42r的顶面是与间隙壁材料层41的顶面大致上齐平。
87.之后，请参照图12，以平坦化层42r及核心图案层38为遮罩，去除未被平坦化层42r及核心图案层38覆盖的间隙壁材料层41及氧化硅层33，而形成图案化堆迭层43。在一实施例中，例如是以干式刻蚀工艺，去除未被平坦化层42r及核心图案层38覆盖的间隙壁材料层41及氧化硅层33，直到暴露出氮化层32为止。在此示例步骤中，氮化层32可作为一刻蚀停止层。
88.如图12所示，刻蚀后所形成的图案化堆迭层43是包括交替排列的两种三层材料堆迭。其中，第一种三层材料堆迭由上而下是包含含碳层350、多晶硅层340和氧化硅层330；另一种三层材料堆迭是包含由上而下是包含平坦化层420、间隙壁材料层410和氧化硅层330。再者，若以形成的区域做区分，图案化堆迭层43包括在阵列区a1中的多个第一堆迭43a以及在周边区a2中的多个第二堆迭43b。
89.请参照图13，之后，去除含碳层350及平坦化层420，以形成图案化材料堆迭层43’。图案化材料堆迭层43’包括在阵列区a1中的第一材料堆迭43a’以及在周边区a2中的第二材料堆迭43b’。此示例中，第一材料堆迭43a’可作为第三阵列图案。在此示例中，第三阵列图案43a’包含在方向d1上分隔开来，且沿着方向dc(如图7a所示)延伸的线型图案。在其他实施例中，遮罩图案37a也可以包括在方向d2上分隔开来，且大致沿着方向d1延伸的线型图案。
90.至此，本发明通过使用上述sadp工艺在阵列区a1中定义出沿另一方向延伸的图案(即第三阵列图案43a’)。之后，请参照图13-图15、图16a、图16b及相关工艺说明，本发明接着通过一刻蚀工艺，以第三阵列图案43a’为刻蚀遮罩对下方材料层进行刻蚀，以将下方的
第二阵列图案29a转化成一最终阵列图案(例如图16a、图16b所示的最终阵列图案290a)。
91.再参照图13，在周边区a2的第二材料堆迭43b’及氮化层32上形成图案化遮罩层46(例如图案化光刻胶)。图案化遮罩层46覆盖第二材料堆迭43b’并填入第二材料堆迭43b’间的开口，而暴露出阵列区a1的第三阵列图案43a’。在一实施例中，图案化遮罩层46亦可进一步覆盖住阵列区a1中邻近周边区a2的一部分(如图13所示)。然而，本发明不限于此，可视实际应用时后续对应阵列区a1与周边区a2交界处欲形成的目标图案，而决定图案化遮罩层46是否覆盖邻近前述交界处的一部分阵列区a1。
92.接着，请参照图14，以图案化遮罩层46以及第三阵列图案43a’为遮罩，去除下方材料层暴露出来的部分，例如刻蚀去除氮化层32暴露出来的部分，直到露出含碳层31，留下的氮化层32形成氮化层320。接着，可借由包括灰化工艺、刻蚀工艺等一或多道步骤去除图案化遮罩层46以及图案化材料堆迭层43’。在此示例中，是于去除图案化遮罩层46后，去除图案化材料堆迭层43’而留下氮化层320。如图14所示，氮化层320包括在阵列区a1中的第一氮化图案32a以及在周边区a2中的第二氮化图案32b。
93.接着，如图15所示，以氮化层320为遮罩，去除未被氮化层320覆盖的含碳层31以及多晶硅图案层29，而形成含碳层310以及多晶硅图案层290。在一实施例中，例如是以干式刻蚀工艺，去除未被第一氮化图案32a覆盖的含碳层31以及下方对应的第二阵列图案29a的部分，而形成氮化层320、含碳层310以及最终阵列图案290a。在此示例的步骤中，介电层14可作为一刻蚀停止层。
94.之后，参照图16a和图16b，可借由包括灰化工艺、刻蚀工艺等一或多道步骤去除氮化层320以及含碳层310，而暴露出多晶硅图案层290。在一实施例中，此去除步骤中也可能移除一部分的介电层14。如图16a、图16b所示，多晶硅图案层290包括最终阵列图案290a及第二周边图案(最终周边图案)29b。特别说明的是，至此，本发明在经历图1a、图1b、图2至图3与图4至图5、图6a、图6b所示例的两阶段光刻刻蚀步骤，以及图7a、图7b、图8-图15所示例的sadp步骤后，即可定义出高密度的目标阵列图案。由于本发明仅需使用一次的sadp步骤，因此仅需使用一次高阶的浸润式光刻(immersion lithography)技术，故可大幅度的降低制造成本。
95.接着，请参照图17，可利用刻蚀工艺，将多晶硅图案层290的图案转移至目标材料层12中。例如，在此示例中，是以多晶硅图案层290为遮罩，对下方的材料层例如介电层14、碳化物层13、目标材料层12以及盖层11进行刻蚀。刻蚀后，多晶硅图案层290的最终阵列图案290a以及第二周边图案29b被转移至目标材料层12，而分别在目标材料层12中形成目标阵列图案120a及目标周边图案120b。在一dram装置的应用例中，目标阵列图案120a可与电容接触垫(capacitor contact pad)的图案相应。
96.根据本发明一实施例提出的半导体结构的制造方法，是先以图1a、图1b、图2至图3与图4、图6a、图6b所示例的两阶段的光刻刻蚀工艺同时定义出周边区a2的最终周边图案以及阵列区a1沿着一第一方向上的线型图案。接着，再借图7a、图7b、图8至图15所示例的sadp工艺，定义出阵列区a1沿一第二方向的线型图案后，再以第二方向的线型图案为刻蚀遮罩对阵列区a1沿第一方向的线型图案进行刻蚀，以制得阵列区a1的最终阵列图案。最后再将最终阵列图案及最终周边图案同时转移至目标材料层，以在目标材料层上形成本发明的目标阵列图案及目标周边图案。
97.综合上述，由于本发明是在定义周边区a2的图案的同时，定义出阵列区a1沿着第一方向上的图案，相较于阵列图案和周边图案分开制作的传统工艺，本发明所提出的半导体结构的制造方法可简化工艺步骤并降低成本。此外，由于本发明仅需使用一次的sadp工艺即可制得高密度的阵列图案，因此仅需使用一次高阶的浸润式光刻技术，相较于传统需使用多次(例如超过四次)复杂且昂贵的sadp工艺才能制得同样密度的阵列图案而言，可大幅度的降低制造成本。
98.虽然本发明已以实施例揭露如上，然其并非用以限定本发明，本领域相关人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视前附的申请专利范围所界定者为准。