半导体器件的制作方法

技术特征：
1.一种半导体器件，包括：衬底上的有源图案；所述有源图案上的源/漏图案；连接到所述源/漏图案的沟道图案；所述沟道图案上的栅电极；所述源/漏图案上的有源接触部；所述栅电极上的第一下互连线；以及第二下互连线，所述第二下互连线在所述有源接触部上并且与所述第一下互连线在相同高度上，其中，所述栅电极包括电极主体部和电极突起部，其中，所述电极突起部从所述电极主体部的顶表面突起并且与所述第一下互连线的底表面接触，并且其中，所述有源接触部包括接触主体部和接触突起部，其中，所述接触突起部从所述接触主体部的顶表面突起并且与所述第二下互连线的底表面接触。2.根据权利要求1所述的半导体器件，其中，所述电极突起部的顶表面与所述接触突起部的顶表面位于相同的高度。3.根据权利要求1所述的半导体器件，其中，所述电极主体部和所述电极突起部形成单体，彼此之间没有界面。4.根据权利要求3所述的半导体器件，还包括：栅绝缘层，在所述栅电极与所述沟道图案之间，其中，所述栅绝缘层从所述电极主体部的侧表面上的区域延伸到所述电极突起部的侧表面上的区域。5.根据权利要求1所述的半导体器件，其中，所述电极突起部包括阶梯结构，在所述阶梯结构处，所述电极突起部的侧表面的斜率不连续地改变。6.根据权利要求1所述的半导体器件，其中，所述电极突起部包括与所述第一下互连线的侧表面对准的侧表面。7.根据权利要求1所述的半导体器件，还包括：层间绝缘层，覆盖所述电极主体部的顶表面和所述电极突起部的侧表面，其中，所述层间绝缘层覆盖所述接触主体部的顶表面和所述接触突起部的侧表面。8.根据权利要求1所述的半导体器件，还包括：第一层间绝缘层，覆盖所述电极主体部的顶表面和所述电极突起部的侧表面；第二层间绝缘层，覆盖所述接触主体部的顶表面和所述接触突起部的侧表面；以及衬套绝缘层，在所述第一层间绝缘层与所述第二层间绝缘层之间。9.根据权利要求1所述的半导体器件，其中，所述接触主体部和所述接触突起部形成单体，彼此之间没有界面。10.根据权利要求1所述的半导体器件，其中，所述有源接触部包括阻挡图案，其中，所述阻挡图案从所述接触主体部的侧表面上的区域延伸到所述接触突起部的侧表面上的区域。11.根据权利要求1所述的半导体器件，其中，所述接触突起部包括阶梯结构，在所述阶梯结构处，所述接触突起部的侧表面的斜率不连续地改变。
12.根据权利要求1所述的半导体器件，其中，所述第一下互连线和所述第二下互连线在与所述栅电极的延伸方向交叉的方向上延伸并且彼此平行。13.一种半导体器件，包括：衬底上的有源图案；所述有源图案上的源/漏图案；连接到所述源/漏图案的沟道图案；所述沟道图案上的栅电极；所述源/漏图案上的有源接触部；所述栅电极上的第一下互连线；以及第二下互连线，所述第二下互连线在所述有源接触部上并且与所述第一下互连线在相同的高度上，其中，所述栅电极包括电极主体部和电极突起部，其中，所述电极突起部从所述电极主体部的顶表面突起并且与所述第一下互连线的底表面接触，并且所述电极突起部包括第一阶梯结构，在所述第一阶梯结构处，所述电极突起部的侧表面的斜率不连续地改变。14.根据权利要求13所述的半导体器件，还包括：栅绝缘层，在所述栅电极与所述沟道图案之间，其中，所述栅绝缘层从所述电极主体部的侧表面上的区域延伸到所述电极突起部的侧表面上的区域。15.根据权利要求13所述的半导体器件，其中，所述有源接触部包括接触主体部和接触突起部，其中，所述接触突起部从所述接触主体部的顶表面突起并且与所述第二下互连线的底表面接触，并且所述电极突起部的顶表面和所述接触突起部的顶表面位于相同的高度。16.根据权利要求15所述的半导体器件，其中，所述接触突起部包括第二阶梯结构，在所述第二阶梯结构处，所述接触突起部的侧表面的斜率不连续地改变。17.根据权利要求13所述的半导体器件，其中，所述电极突起部的侧表面与所述第一下互连线的侧表面至少部分地对准。18.一种半导体器件，包括：衬底，包括在第一方向上彼此相邻的pmosfet区和nmosfet区；第一有源图案和第二有源图案，分别在所述pmosfet区和所述nmosfet区上；第一源/漏图案和第二源/漏图案，分别在所述第一有源图案和所述第二有源图案上；有源接触部，分别在所述第一源/漏图案和所述第二源/漏图案上；第一沟道图案和第二沟道图案，分别连接到所述第一源/漏图案和所述第二源/漏图案，所述第一沟道图案和所述第二沟道图案中的每个沟道图案包括顺序堆叠并且彼此不直接接触的第一半导体图案、第二半导体图案和第三半导体图案；第一栅电极和第二栅电极，均在所述第一方向上延伸以跨越所述第一有源图案和所述第二有源图案，所述第一栅电极和所述第二栅电极中的每个栅电极包括：第一部分，介于所述衬底与所述第一半导体图案之间，第二部分，介于所述第一半导体图案与所述第二半导体图案之间，
第三部分，介于所述第二半导体图案与所述第三半导体图案之间，和第四部分，在所述第三半导体图案上；第一栅绝缘层和第二栅绝缘层，所述第一栅绝缘层介于所述第一沟道图案与所述第一栅电极之间，所述第二栅绝缘层介于所述第二沟道图案与所述第二栅电极之间；第一栅间隔物和第二栅间隔物，分别在所述第一栅电极和所述第二栅电极的侧表面上；第一金属层，在所述第一栅电极和所述第二栅电极上，所述第一金属层包括第一互连线；以及第二金属层，设置在所述第一金属层上，所述第二金属层包括分别电连接到所述第一互连线的第二互连线，其中，所述有源接触部中的每一个包括接触主体部和接触突起部，所述接触突起部从所述接触主体部的顶表面突起并且与所述第一互连线中的对应的第一互连线的底表面接触，并且所述第一栅电极和所述第二栅电极中的每一个包括电极主体部和电极突起部，所述电极突起部从所述电极主体部的顶表面突起并且与所述第一互连线中的对应的第一互连线的底表面接触。19.根据权利要求18所述的半导体器件，其中，所述电极突起部的顶表面和所述接触突起部的顶表面位于相同的高度。20.根据权利要求19所述的半导体器件，其中，所述第一栅绝缘层和所述第二栅绝缘层中的每个栅绝缘层从所述电极主体部的侧表面上的区域延伸到所述电极突起部的侧表面上的区域。

技术总结
一种半导体器件可以包括：衬底上的有源图案；所述有源图案上的源/漏图案；被连接到所述源/漏图案的沟道图案；所述沟道图案上的栅电极；所述源/漏图案上的有源接触部；所述栅电极上的第一下互连线；以及在所述有源接触部上并且与所述第一下互连线在相同高度上的第二下互连线。栅电极可以包括电极主体部和电极突起部，其中电极突起部从所述电极主体部的顶表面突起并且与其上方的第一下互连线接触。有源接触部可以包括接触主体部和接触突起部，其中接触突起部从所述接触主体部的顶表面突起并且与其上方的第二下互连线接触。与其上方的第二下互连线接触。与其上方的第二下互连线接触。


技术研发人员：李斗铉 申宪宗 金善培 郭玟燦 朴珍煐 朴贤镐
受保护的技术使用者：三星电子株式会社
技术研发日：2022.02.14
技术公布日：2022/12/5