阵列基板及其制备方法、显示面板与流程

1.本技术涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示面板。


背景技术：

2.为了减少光罩制程，薄膜晶体管液晶显示器(thin film transistor-lcd，简称tft-lcd)的阵列基板大多采用4道光罩制程制备，即将源漏极及数据线所在的金属层作为光罩来制备半导体层，减少1道光罩制程，以降低成本、缩短工艺时间、增加产能。
3.但是，4道光罩制程对于非显示区的栅极驱动器来说，源漏极及数据线所在的金属层的下方也会残留有蚀刻不净的半导体层，而且半导体层比对应的金属走线向外凸出1.5μm左右的距离，如果两条金属走线之间的距离较近，容易发生短路，影响产品良率。


技术实现要素：

4.本技术旨在提供一种阵列基板及其制备方法、显示面板，其可以改善非显示区的栅极驱动器的半导体层蚀刻不净的残留问题，提高产品良率。
5.第一方面，本技术实施例提出了一种阵列基板，包括显示区和位于显示区至少一侧的非显示区，非显示区包括栅极驱动器，栅极驱动器包括在衬底基板上依次形成的栅绝缘层、半导体层、第二金属层及钝化层，其中，第二金属层包括间隔分布的多条金属走线，阵列基板还包括贯穿钝化层和半导体层的过孔，且过孔在衬底基板上的正投影位于相邻的两条金属走线在衬底基板上的正投影之间。
6.在一种可能的实施方式中，过孔为长条形孔，且过孔沿金属走线的长度方向延伸。
7.在一种可能的实施方式中，过孔的长度至少大于或者等于相邻的两条金属走线中沿延长方向的长度最短的一者的长度。
8.在一种可能的实施方式中，阵列基板还包括导电层，导电层位于钝化层背离衬底基板的一侧，且导电层覆盖过孔的内壁。
9.第二方面，本技术实施例还提出了一种阵列基板的制备方法，包括：在衬底基板上依次形成栅绝缘层、半导体层、第二金属层及钝化层，其中，第二金属层包括间隔分布的多条金属走线；在钝化层上涂布光阻层，采用掩膜板对光阻层曝光、显影，以形成光阻图案，光阻图案包括在待形成的过孔的位置形成的完全曝光区域以及在其余位置形成未曝光区域；以光阻图案为遮挡对半导体层进行干法刻蚀，使得过孔还贯穿半导体层，且过孔在衬底基板上的正投影位于相邻的两条金属走线在衬底基板上的正投影之间；剥离掉剩余的光阻图案。
10.在一种可能的实施方式中，过孔为长条形孔，且过孔沿金属走线的长度方向延伸。
11.在一种可能的实施方式中，过孔的长度至少大于或者等于相邻的两条金属走线中沿延长方向的长度最短的一者的长度。
12.在一种可能的实施方式中，在钝化层背离衬底基板的一侧形成导电层，导电层覆盖过孔的内壁。
13.在一种可能的实施方式中，干法刻蚀采用氧气、氯气和氟化气中的任一者进行刻蚀。
14.第三方面，本技术实施例还提出了一种显示面板，包括：阵列基板，采用如前所述的阵列基板的制备方法制备而成；彩膜基板，与阵列基板相对设置；以及液晶层，设置于阵列基板与彩膜基板之间。
15.根据本技术实施例提供的阵列基板及其制备方法、显示面板，通过在非显示区的栅极驱动器中设置贯穿钝化层与半导体层的过孔，且过孔在衬底基板上的正投影位于相邻的两条金属走线在衬底基板上的正投影之间，可以改善4道光罩制程下非显示区的栅极驱动器的半导体层蚀刻不净的残留问题，提高产品良率。
附图说明
16.下面将参考附图来描述本技术示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
17.图1示出本技术第一实施例提供的阵列基板的俯视结构示意图；
18.图2示出图1中的区域m的放大结构示意图；
19.图3示出图2沿n-n方向的剖面图；
20.图4示出本技术第二实施例提供的阵列基板的局部放大结构示意图；
21.图5示出图4沿n-n方向的剖面图；
22.图6示出本技术第三实施例提供的阵列基板的制备方法的流程框图；
23.图7a～7c示出图6所示的阵列基板的制备方法的过程示意图；
24.图8示出本技术第四实施例提供的显示面板的结构示意图。
25.附图标记说明：
26.10、衬底基板；12、栅绝缘层；13、半导体层；131、有源层；132、欧姆接触层；14、第二金属层；141、金属走线；d、数据线；g、扫描线；15、钝化层；16、导电层；fm、掩膜板；
27.100、阵列基板；200、彩膜基板；201、彩膜衬底；202、公共电极；300、液晶层；
28.aa、显示区；na、非显示区；h、过孔。
具体实施方式
29.下面将详细描述本技术的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本技术的全面理解。但是，对于本领域技术人员来说很明显的是，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本技术造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
30.图1示出本技术第一实施例提供的阵列基板的俯视结构示意图，图2示出图1中的区域m的放大结构示意图，图3示出图2沿n-n方向的剖面图。
31.如图1至图3所示，本技术实施例提供一种阵列基板，包括显示区aa和位于显示区aa至少一侧的非显示区na，非显示区na包括栅极驱动器，栅极驱动器包括在衬底基板10上依次形成的栅绝缘层12、半导体层13、第二金属层14及钝化层15，其中，第二金属层14包括间隔分布的多条金属走线141，阵列基板还包括贯穿钝化层15与半导体层13的过孔h，且过孔h在衬底基板10上的正投影位于相邻的两条金属走线141在衬底基板10上的正投影之间。
32.在显示区aa，阵列基板还包括位于衬底基板10与栅绝缘层12之间的第一金属层(图中未示出)，第一金属层包括扫描线g、公共电极线、薄膜晶体管的栅极等。第一金属层可为cu、mo、ti、al、cr、ag、au等金属材料，或氧化铟锡(ito)、氧化铟锌(izo)、铝掺杂的氧化锌(azo)、铟镓锌氧化物(igzo)、氧化锌锡(zto)等多元金属氧化物导电材料中的一种或多种多元金属氧化物导电材料的叠层结构。第一金属层可以通过物理气相沉积(physical vapor deposition，pvd)方法成膜于衬底基板10上，并且可通过湿法刻蚀工艺进行刻蚀成型以形成栅极和扫描线g1～gn。在一个示例中，第一金属层材料为cu，厚度为300nm，由磁控溅射方法成膜，通过湿法刻蚀(铜酸)方式实现图案化。
33.栅极绝缘层12可以为siox、sinx、hfo2、al2o3等绝缘介电材料中的一种或多种绝缘介电材料的叠层结构，栅极绝缘层12可通过化学气相沉积(chemical vapor deposition，cvd)方法成膜。在一个示例中，栅极绝缘层12为sinx与siox的叠层结构，sinx的厚度为100nm，siox的厚度为300nm，并且通过由等离子体增强化学的气相沉积法(plasma enhanced chemical vapor deposition，pecvd)方法成膜。
34.半导体层13的材料可以为有机半导材料、氧化物半导体材料，还可以为a si(非晶硅)等。在形成沟道区时，可根据半导体层的材料不同，选择是否对相应的半导体层13进行刻蚀，例如，当半导体层13包括a si层和n a si层时，则需要对n a si层进行刻蚀。
35.第二金属层14包括薄膜晶体管的源极和漏极、数据线d1～dm、电源电压线以及位于非显示区na的多条金属走线141等，其材质可以为cu、mo、ti、al、cr、ag、au等金属材料，或氧化铟锡(ito)、氧化铟锌(izo)、铝掺杂的氧化锌(azo)、铟镓锌氧化物(igzo)、氧化锌锡(zto)等多元金属氧化物导电材料中的一种或多种多元金属氧化物导电材料的叠层结构。在一个示例中，第二金属层14的材料为cu，厚度为300nm，由磁控溅射方法成膜，通过湿法工艺(铜酸)刻蚀。
36.钝化层15可以为siox、sinx、hfo2、al2o3等绝缘介电材料中的一种或多种绝缘介电材料的叠层结构，可以采用等离子体增强化学气相沉积法沉积形成。例如钝化层15采用氮化硅材料制备，这样，钝化层15可起到防止水汽、钠离子和氧气杂质侵入到器件中。当然，在本实施例中，上述钝化层15也可通过其他有机绝缘材料制备，此处不作限定。
37.栅极驱动器(gate driver less，简称gdl)在液晶显示面板的原有阵列制程的基础上，将水平扫描线g的驱动电路制作在显示区aa周围的非显示区na，使之能替代外接集成电路板来完成水平扫描线g的驱动，以将栅极驱动器制作在薄膜晶体管阵列基板上，从而可以节省非显示区na的布线空间，有利于实现窄边框或者无边框设计。
38.相关技术中的阵列基板大多采用4道光罩制程制备，即将显示区aa的源漏极及数据线d所在的第二金属层14作为光罩来制备半导体层13，可以减少1道光罩制程，以降低成本、缩短工艺时间、增加产能。但是，4道光罩制程对于非显示区na的栅极驱动器来说，第二金属层14的下方也会残留有蚀刻不净的半导体层13，而且半导体层13比对应的金属走线
141向外凸出1.5μm左右的距离，如果两条金属走线141之间的距离较近，容易发生短路，影响产品良率。
39.为此，本实施例中的阵列基板还包括贯穿钝化层15与半导体层13的过孔h，且过孔h在衬底基板10上的正投影位于相邻的两条金属走线141在衬底基板10上的正投影之间，通过在钝化层15与半导体层13上设置分别贯穿的过孔h，可以去除相邻的两条金属走线141之间残留的半导体层13，防止相邻的两条金属走线141导通发生短路，提高产品良率。
40.根据本技术实施例提供的阵列基板，通过在非显示区na的栅极驱动器中设置贯穿钝化层15与半导体层13的过孔h，且过孔h在衬底基板10上的正投影位于相邻的两条金属走线141在衬底基板10上的正投影之间，可以改善4道光罩制程下非显示区na的栅极驱动器的半导体层13蚀刻不净的残留问题，提高产品良率。
41.在一些实施方式中，过孔h为长条形孔，且过孔h沿金属走线141的长度方向延伸。过孔h的长边平行于金属走线141的延长方向设置，可以尽可能将相邻的两条金属走线141之间残留的半导体层去除，降低相邻的两条金属走线141之间导通发生短路的可能性，提高产品良率。另外，过孔h的宽度小于相邻的两条金属走线141之间的距离，只要能将相邻的两条金属走线141相互隔离开、不会导通短路即可，此处不作限制。
42.在一种可能的实施方式中，过孔h的长度至少大于或者等于相邻的两条金属走线141中沿延长方向的长度最短的一者的长度。
43.如图2所示，栅极驱动器包括多条金属走线141，各金属走线141的长度不等，有些金属走线141为直线，有些金属走线141为弯折线，仅某一部分长度的金属走线141与相邻的金属走线141之间平行设置，需要通过过孔h隔离开。当过孔h的长度至少大于或者等于相邻的两条金属走线141中沿延长方向的长度最短的一者的长度时，可以确保相邻的两条金属走线141中容易发生短路的部分被过孔h隔离开，提高阵列基板的可靠性。
44.第二实施例
45.图4示出本技术第二实施例提供的阵列基板的局部放大结构示意图，
46.图5示出图4沿n-n方向的剖面图。
47.如图4和图5所示，本技术第二实施例提供的阵列基板与第一实施例提供的阵列基板的结构类似，不同之处在于，阵列基板还包括导电层16，导电层16位于钝化层15背离衬底基板10的一侧，且导电层16覆盖过孔h的内壁。
48.导电层16的材质可以为透明的氧化铟锡ito或氧化铟锌izo，通过磁控溅射或热蒸发的方法在钝化层15上沉积形成。在显示区aa，导电层16用于形成像素电极或者屏蔽金属电极等。在非显示区na，导电层16用于覆盖过孔h的内壁。
49.由于过孔h对应于相邻的两条金属走线141之间的间距设置，在制备过程中，如果掩膜板fm与阵列基板的对位存在偏差，有可能会将金属走线141的侧面部分的钝化层15刻蚀掉而暴露金属走线141，导电层16覆盖过孔h的内壁，可以保护金属走线141免受水汽、灰尘等杂质的侵袭，进一步提高阵列基板的可靠性。
50.进一步地，在显示区aa，导电层16可以通过干法刻蚀形成像素电极，像素电极通过其他过孔与薄膜晶体管的漏极电连接。
51.第三实施例
52.图6示出本技术第三实施例提供的阵列基板的制备方法的流程框图；图7a～7c示
出图6所示的阵列基板的制备方法的过程示意图。
53.如图6和图7a～7c所示，本技术第三实施例提供的阵列基板的制备方法包括如下步骤s1～s4。下面详细说明每个步骤的具体制备过程。
54.步骤s1：在衬底基板10上依次形成栅绝缘层12、半导体层13、第二金属层14及钝化层15，其中，第二金属层14包括间隔分布的多条金属走线141。
55.步骤s2：在钝化层15上涂布光阻层，采用掩膜板m对光阻层曝光、显影，以形成光阻图案，光阻图案包括在待形成的过孔h的位置形成的完全曝光区域以及在其余位置形成未曝光区域。
56.可选地，光阻层即为层状的光刻胶(photoresin)。光刻胶是一种有机化合物，根据光刻胶内交联反应与紫外线的关系，分为正性光刻胶和负性光刻胶。对于正性光刻胶，被紫外线照射的区域光刻胶发生交联分解反应，此部分可以溶解到显影液中；对于负性光刻胶，被紫外线照射的区域光刻胶发生交联分解反应，此部分难于溶解到显影液中。
57.本实施例中，光阻层为正性光刻胶，当采用紫外线照射待形成的过孔h的位置时，可以使对应的光阻层发生交联分解反应，并溶解到显影液中，从而形成过孔h。
58.步骤s3：以光阻图案为遮挡对半导体层13进行干法刻蚀，使得过孔h还贯穿半导体层13，且过孔h在衬底基板10上的正投影位于相邻的两条金属走线141在衬底基板10上的正投影之间。
59.第二金属层14的金属走线141下方的半导体层13的厚度一般较薄，故可以通过干法刻蚀的方法刻蚀半导体层13并形成过孔h。可选地，干法刻蚀采用氧气、氯气和氟化气中的任一者进行刻蚀。如此设置，可以实现在较短的时间内对半导体层13进行较好的蚀刻，提高了刻蚀的生产效率，降低了生产成本。
60.步骤s4：剥离掉剩余的光阻图案。利用带膜剥离工艺去除剩余的光阻，便于进行后续的工艺制程。
61.在一些实施例中，半导体层13包括有源层和沉积于有源层上的欧姆接触层，在步骤s4之前，即剥离掉减薄的光阻图案之前，制备方法还包括：
62.步骤s40：以减薄的光阻图案为遮挡，对欧姆接触层进行干法刻蚀，以暴露出沟道区。
63.在显示区aa，半导体层13包括有源层和沉积于有源层上的欧姆接触层，有源层可以为氧化物半导体，例如铟镓锌氧化物(igzo)、铝掺杂的氧化锌(azo)、氧化铟锌(izo)、铟镓锌氧化物(igto)、氧化锌锡(zto)等透明氧化物半导体材料，由磁控溅射方法成膜，并通过湿法工艺刻蚀。有源层还可以为非晶硅层a-si，欧姆接触层可以为n

型掺杂非晶硅层n

a-si。
64.在一些实施例中，制备方法还包括：在钝化层15上沉积一层导电层16，通过干法刻蚀使导电层16形成多个像素电极，像素电极通过其他过孔与薄膜晶体管的漏极电连接。
65.如图5所示，在钝化层15上采用磁控溅射或热蒸发的方法沉积一层导电层16，该导电层16可以为氧化铟锡ito或者氧化铟锌izo，图案化的钝化层15还包括其他过孔，通过进行干蚀刻形成的像素电极通过钝化层15的其他过孔与薄膜晶体管的漏极电性相连。
66.需要说明的是，本技术中所述的构图工艺可以包括光刻工艺，或者包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；其中，光刻工
艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等工艺，可以根据本技术中所形成的结构选择相应的构图工艺。
67.根据本技术实施例提供的阵列基板的制备方法，通过在非显示区na的栅极驱动器中设置贯穿钝化层15与半导体层13的过孔h，且过孔h在衬底基板10上的正投影位于相邻的两条金属走线141在衬底基板10上的正投影之间，可以改善4道光罩制程下非显示区na的栅极驱动器的半导体层13蚀刻不净的残留问题，提高产品良率。
68.第四实施例
69.图8示出本技术第四实施例提供的显示面板的结构示意图。
70.如图8所示，本技术第四实施例还提供一种显示面板，包括阵列基板100、与阵列基板100相对设置的彩膜基板200，以及设置于阵列基板100与彩膜基板200之间的液晶层300，其中，阵列基板100采用如前所述的阵列基板的制备方法制备而成。
71.液晶层300包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。
72.阵列基板100的衬底基板10上设置有透明的导电层16，即像素电极，彩膜基板200包括彩膜衬底201、设置于彩膜衬底201上的公共电极202，当阵列基板100的薄膜晶体管通过施加于栅极g的信号而导通时，施加于数据线d的信号被施加于像素电极。由此，在像素电极与公共电极202之间生成预定强度的电场，施加不同的电压可以改变液晶分子的取向，从而调节光的透射率并显示图像。
73.可以理解的是，本技术各实施例提供的阵列基板的技术方案可以广泛用于各种液晶显示面板的背光模组，如tn(twisted nematic，扭曲向列型)显示面板、ips(in-planeswitching，平面转换型)显示面板、va(verticalalignment，垂直配向型)显示面板、mva(multi-domain vertical alignment，多象限垂直配向型)显示面板。
74.应当容易地理解，应当按照最宽的方式解释本技术中的“在
……
上”、“在
……
以上”和“在
……
之上”，以使得“在
……
上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在
……
以上”或者“在
……
之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。
75.文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。
76.最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术
方案的范围。