一种发射链路幅度可任意加权数字T/R组件及其设计方法与流程

一种发射链路幅度可任意加权数字t/r组件及其设计方法
技术领域
1.本发明属于数字阵雷达领域，涉及一种发射链路幅度可任意加权数字t/r组件及其设计方法。


背景技术：

2.发射和接收均采用数字波束形成(dbf)技术的相控阵雷达称为数字阵雷达，其核心在于数字t/r组件。理论上讲，数字阵雷达的发射和接收波束应可实现幅度和相位任意加权。目前，接收dbf技术早已成熟，也得到了广泛的应用；为获得高效率和高发射峰值功率，以实现雷达的预设威力，数字t/r组件发射链路一般采用高功率放大器(hpa)对前级激励信号进行饱和放大，因此，发射dbf难以实现幅度加权，只有相位加权。
3.对于一些特殊用途的雷达，会在hpa末端加可调数控衰减器或在hpa输入端降低预激励输入信号将hpa回退到线性区的方法实现发射信号幅度可调，该两种方法有比较大的缺点，数控衰减器方法，可调位有限，难以实现连续幅度调整，在发射低副瓣或自适应置零应用方面有很大的局限；由于hpa线性区很窄，hpa回退到线性区实现线性放大的方法，难以维持线性放大，且功放效率较低，上述两种方法难以得到普及应用。
4.随着现代战争场景复杂性加剧，对雷达的要求也越来越高，不仅要求能够看得远，看得准、多功能，更要求好用、自我保护性要好。因此，针对性的各种先进技术不断涌现，低截获技术、低副瓣发射波束及发射波束自适应置零等先进抗干扰技术、抗杂波技术等等应用而生。如上阐述的各种先进技术理论成熟，实际工程应用受限于雷达设计取舍，尤其是与发射链路幅度自适应调节相关的技术，即使是先进的数字阵雷达，由于使用hpa实现发射功率放大，在相关的技术实现方面也在所难免、难以实现。


技术实现要素：

5.为解决现有技术存在的难题，本发明提供了一种发射链路幅度可任意加权数字t/r组件，其发射链路包括本振传输及预激励信号形成模块、预激励信号放大模块、中频本振产生模块和激励信号形成及发射模块；
6.所述中频本振产生模块产生两路相位可调的中频信号，并将其发送给本振传输及预激励信号形成模块；
7.所述本振传输及预激励信号形成模块接收外部的频率源送来的本振信号，将本振信号与来自中频本振产生模块的两路中频信号混频，形成两路第一预激励信号，发送给预激励放大支路模块；
8.所述预激励放大模块将本振传输及预激励信号形成模块产生的两路第一预激励信号进行功率放大和滤波生成相应的两路第二预激励信号并将其发送给激励信号形成及发射模块；
9.所述激励信号产生及发射模块将第二预激励信号进行功率合成，生成激励信号并将其发送给天线单元。
10.进一步地，所述预激励放大模块包括预激励放大支路a和预激励放大支路b；
11.所述预激励放大支路a和预激励放大支路b的硬件结构完全相同，包括预激励放大器、hpa和滤波器；
12.来自本振传输及预激励信号形成模块的第一预激励信号依次经过预激励放大支路a预激励放大支路a和预激励放大支路b中的预激励放大器、hpa和滤波器的处理，生成第二预激励信号并将其发送给激励信号形成及发射模块。
13.进一步地，所述中频本振产生模块包括两路dds模块和dds相位配置模块；dds相位配置模块产生波控码和各类相位补偿系数并发送给两路dds模块进行相位累加计算，形成两路dds模块输出中频本振的相位信息；
14.所述各类相位补偿系数包括阵面级发射相位补偿系数、预激励信号放大模块的两个放大支路的相位补偿系数和幅度相位补偿系数。
15.进一步地，所述dds相位配置模块为以fpga芯片为核心控制单元的电路，包括flash器件、系统控制与定时处理单元、波控码计算单元、通道相位补偿计算单元、阵面相位补偿计算单元、单元级幅度权值计算单元、阵面级幅度补偿计算单元、反余弦计算单元和取反计算单元；
16.所述幅度相位补偿系数包括正幅度相位补偿系数和负幅度相位补偿系数，正幅度相位补偿系数由阵面级幅度补偿系数和单元级幅度加权系数相乘后取反余弦得到，负幅度相位补偿系数由正幅度相位补偿系数取反得到。
17.进一步地，所述flash器件中包括预先加载的数字t/r组件每个通道在阵面上对应的位置信息、通道级相位补偿码、阵面级相位补偿码、单元级发射幅度权值和阵面级幅度补偿码。
18.进一步地，所述激励信号形成及发射模块包括等功率合成器和环形器；
19.来自预激励放大模块两个预激励放大支路a和预激励放大支路b的第二预激励信号在等功率合成器中进行功率相加，生成激励信号，环形器将生成的激励信号发送给天线单元。
20.进一步地，所述本振传输及预激励信号形成模块包括一分二等功率分配器和混频器。
21.还提供了一种发射链路幅度可任意加权数字t/r组件设计方法，所述设计方法基于上述任一发射链路幅度可任意加权数字t/r组件实现，所述预激励放大模块包括两路预激励放大支路，每路预激励放大支路中的hpa的增益在误差范围内保持一致。
22.进一步地，用于测量两个发射支路相位的相位基准模型或参考链路的相位稳定；所述两个发射支路具体为本振信号从本振传输及预激励信号产生模块、预激励信号放大模块、激励信号形成及发射模块所经过的两个电路路径。
23.与现有技术相比，本发明具有如下技术效果：
24.1.本发明解决了现有的数字阵雷达数字t/r组件中发射链路因使用hpa对激励信号进行放大，经过放大后的激励信号幅度信息失真，无法进行相关的幅度调制的问题，这一问题的存在会导致数字阵雷达需要利用数字t/r组件幅度信息实现的一系列系统级技术无法实现，如低副瓣发射波束、发射波束自适应置零等抗干扰或抗杂波技术。
25.2.本发明仅需要对现有的数字t/r组件发射链路进行简单的改进，只需要增加一
枚dds芯片和混频器，在fpga中对dds相位配置项增加相应的发射链路幅度补偿以及系统级幅度加权系数即可实现，结构简单、易于实现。
附图说明
26.图1为本发明实施例的数字t/r组件发射链路的结构示意图。
27.图2为本发明实施例的合成器损耗与幅度权值关系示意图。
具体实施方式
28.本技术实施例针对数字阵雷达发射系统因使用高功率放大器(hpa)而较难实现数字t/r组件发射链路幅度任意加权，导致低副瓣发射波束和发射波束自适应置零等抗干扰技术无法实现的问题，提出了一种发射链路幅度可任意加权数字t/r组件及其设计方法，实现了其发射链路的幅度任意加权，为低副瓣发射波束和发射波束自适应置零等抗干扰技术在数字阵雷达中的应用提供了可能。
29.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
30.如附图1所示，本技术实施例中的一种发射链路幅度可任意加权数字t/r组件的发射链路涉及三个功能模块，包括：本振传输及预激励信号形成模块、预激励信号放大模块、激励信号形成及发射模块和中频本振产生模块；所述本振传输及预激励信号形成模块包括一分二等功率分配器和混频器。
31.所述中频本振产生模块产生两路相位可调的中频信号，并将其发送给本振传输及预激励信号形成模块；
32.所述本振传输及预激励信号形成模块接收外部的频率源送来的本振信号，将本振信号与来自中频本振产生模块的两路中频信号混频，形成两路第一预激励信号，发送给预激励放大支路模块；
33.所述预激励放大模块将本振传输及预激励信号形成模块产生的第一预激励信号进行功率放大和滤波，生成两路第二预激励信号并将其发送给激励信号形成及发射模块；
34.所述激励信号产生及发射模块将第二预激励信号进行功率合成，生成激励信号并将其发送给天线单元发射出去。
35.所述中频本振产生模块包括dds相位配置模块和dds模块。dds相位配置模块产生用于形成波束指向的波控码(φ1)、阵面级发射相位补偿系数(φ2)、预激励信号放大模块的两个放大支路的相位补偿系数(φ3、φ4)、幅度相位补偿系数(φ5，-φ5)。
36.所述幅度相位补偿系数包括正幅度相位补偿系数(φ5)和负幅度相位补偿系数(-φ5)，正幅度相位补偿系数由阵面级幅度补偿系数和单元级幅度加权系数相乘后取反余弦得到，负幅度相位补偿系数由正幅度相位补偿系数取反得到。
37.dds相位配置模块将波控码与各相位补偿系数(包括阵面级发射相位补偿系数、预激励信号放大模块的两个放大支路的相位补偿系数和幅度相位补偿系数)发送给dds模块的相位累加计算模块中相加得到相加结果，所述相加结果为dds模块输出中频本振信号的
相位信息，dds相位配置模块将相加结果发送给本振传输及预激励信号形成模块，本振传输及预激励信号形成模块将其与本振信号混频，形成预激励信号的相位信息。
38.所述预激励放大模块包括预激励放大支路a和预激励放大支路b；预激励放大支路a和预激励放大支路b的硬件结构完全相同，包括预激励放大器、hpa和滤波器。
39.来自本振传输及预激励信号形成模块的第一预激励信号依次经过预激励放大支路a预激励放大支路a和预激励放大支路b中的预激励放大器、hpa和滤波器的处理，生成第二预激励信号并将其发送给激励信号形成及发射模块。
40.所述激励信号形成及发射模块包括合成器和环形器，来自预激励放大模块两个预激励放大支路a和预激励放大支路b的第二预激励信号在等功率合成器中进行功率相加，生成激励信号，环形器将生成的激励信号发送给天线单元。
41.dds相位配置模块由以fpga芯片为核心的计算电路构成。包括flash器件、系统控制与定时处理单元、波控码计算单元、通道相位补偿计算单元、阵面相位补偿计算单元、单元级幅度权值计算单元、阵面级幅度补偿计算单元、反余弦计算单元和取反计算单元。
42.本实施例还提供了一种发射链路幅度可任意加权数字t/r组件设计方法，方法的实施过程涉及到的具体要点如下：
43.1、hpa模块选型：预激励放大模块的两个hpa模块的增益应尽量保持一致。
44.2、合成器选型：涉及到发射链路幅度任意加权，需要考虑信号合成时的散热问题，系统发射权值设置应与合成器的耐功率一并考虑(如图2所示)。
45.3、在开展上述数字t/r组件发射链路调试时，确保用于测量两个发射支路a和b(本振传输及预激励信号产生模块入信号sin至激励信号形成及发射支路出sout)相位的相位基准模型或参考链路相位稳定，并分别精确测量出两个发射支路相对于参考支路的相位(φ3、φ4)，存储在flash器件相应位置。
46.4、在上述数字t/r组件完成调试装入阵面后，利用阵面近场测试等手段形成阵面级相位补偿系数和阵面级幅度补偿系数，按照上述数字t/r组件在阵面的位置，形成各个组件的阵面级相位补偿系数(φ2)、阵面级幅度补偿系数(amp_补)，存储在flash器件相应位置。
47.5、总体提供阵面发射波束所需单元级幅度加权系数(w)及阵面近场测试用权值，按照上述数字t/r组件在阵面的位置，存储在flash器件相应位置。
48.上述数字t/r组件工作时，dds相位配置模块中的flash器件内包括预先加载的数字t/r组件每个通道在阵面上对应的位置信息、通道级相位补偿码、阵面级相位补偿码、单元级发射幅度权值、阵面级幅度补偿码等。系统上电后，fpga芯片将flash器件中各类补偿码信息自动载入；工作时，根据系统指令，调取对应频点的相位补偿、波控相位偏移计算结果(由相应的预先加载的信息得到)以及阵面级幅度补偿码与单元级发射幅度权值相乘取反余弦结果在dds相位累加计算模块中累加计算后，配置到两个dds器件的对应通道，对产生的中频本振信号的相位进行调制；发送给本振传输与预激励产生模块进行混频，形成预期的预激励信号。预激励信号经过预激励放大模块的a和b支路分别放大和滤波后，在激励信号形成与发射支路进行功率合成，合成后的激励信号幅度信息包括复原出的幅度加权系数(w)，相位信息包括用于波束指向的控制码，激励信号经过耦合器被发送给天线单元辐射出去，天线阵面形成的发射波束实现了低副瓣发射波束或发射波束自适应置零功能。
49.为了便于理解本发明的技术方案，下面对其原理进一步说明：
50.假设频率源送来的本振信号为sin＝cos(2πf0t φ0)),其中f0和φ0分别为本振信号的载频和初始相位。该本振信号经过本振传输与预激励信号形成模块后，形成两路预激励信号，两路预激励信号进入预激励放大模块进行饱和放大，假设a和b路功放输出激励信号功率分别为ga和gb,则经过预激励放大模块a和b饱和放大输出后的预激励信号分别为：
[0051][0052][0053]
其中：φ5＝acos(w*amp_
补
),φa和φb为φ0经过发射支路a和b后的发射信号相位，f
dds
为dds的频率，t为时间。经过各自发射支路相位补偿后，可以认为发射支路a和b经过支路级相位补偿后，相位近似相等，设为φ
ab
。
[0054]
则发射支路a和b经过激励信号形成及发射模块后形成的激励信号为：
[0055][0056]
简化后得：
[0057][0058]
为用于辐射的发射链路发射信号。理论上、阵面级幅度误差经过严格的阵面级幅度补偿后，全阵面幅度应激励信号的幅度应趋于一致。
[0059]
为频率源送来的本振信号sin在发射链路两个支路a和b传输过程中幅度不均衡引起的交调信号。
[0060]
在数字阵雷达设计论证阶段，系统总体根据技战术指标要求对数字t/r组件提出相应的通道一致性要求。
[0061]
本发明解决了现有数字阵雷达数字t/r组件发射链路因使用高功率放大器(hpa)实现激励信号饱和放大，导致幅度无法任意加权的问题，可以利用hpa既能实现激励信号饱和放大又能实现信号幅度可以任意加权，解决发射波束低副瓣和自适应置零等抗干扰技术在数字阵雷达中的应用问题。
[0062]
综上所述，本发明提供的一种发射链路幅度可任意加权数字t/r组件及其设计方法，不需要复杂的外加电路，只需要在原数字t/r组件中频本振形成模块中添加一路dds模块及dds相位配置模块、本振传输与预激励形成模块中添加一路混频器，通过在dds相位配置模块中利用本发明方法使用的设计逻辑即可实现。
[0063]
相比现有技术，本发明具有以下有益效果：
[0064]
1.本发明解决了现有的数字阵雷达数字t/r组件中发射支路因使用hpa对激励信号进行放大，经过放大后的激励信号幅度信息失真，无法进行相关的幅度调制的问题，这一问题的存在会导致相控阵雷达需要利用t/r组件幅度信息实现的一系列系统级技术无法实现，如低副瓣发射波束、发射波束自适应置零等抗干扰或抗杂波技术。
[0065]
2.本发明在现有的数字t/r组件发射链路进行简单的改进，只需要增加一枚dds芯
片和混频器，在fpga中对dds相位配置项增加相应的发射支路幅度补偿以及系统级幅度加权系数即可实现，结构简单、易于实现。
[0066]
本技术的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0067]
应当理解，在本技术中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“a和/或b”可以表示：只存在a，只存在b以及同时存在a和b三种情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
[0068]
在本技术所提供的几个实施例中，应该理解到，所揭露的系统和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0069]
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0070]
另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0071]
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(英文全称：read-onlymemory，英文缩写：rom)、随机存取存储器(英文全称：random access memory，英文缩写：ram)、磁碟或者光盘等各种可以存储程序代码的介质。
[0072]
以上所述，以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前
述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。