一种同步数据处理方法及装置与流程

1.本技术涉及数据采集技术领域，具体涉及一种同步数据处理方法及装置。


背景技术：

2.电子测量是指利用电子技术为测量手段，对被测对象进行的电的或非电的各种测量。随着当下科技的高速发展，电子测量行业发展的一个重要的方向是能够更加清晰、更加全面、更加准确的反应出被测对象的波形细节。
3.随着目前电子测量行业的多被测对象一体化技术的发展，多通道数据的同步采集结果将直接影响到被测对象的波形细节的准确反映。因此，能够对多个通道下不同类型的被测信号进行准确的同步采集尤为重要。目前，在对多个通道下不同类型的被测信号进行采集时，现有技术往往会直接进行多通道数据的同时采集，而采集到的不同通道下的数据通常会出现滞后关系，导致同时采集到的不同通道下的数据会出现不同步的情况，进而影响到被测对象的波形细节的准确反映。
4.因此，由于现有技术手段的缺失，亟需一种同步数据处理方法，以缩小不同通道下数据的滞后关系，保证同时采集到的不同通道下的数据是同步的数据。


技术实现要素：

5.本技术提供了一种同步数据处理方法及装置，保证同时采集到的不同通道下的数据是同步的数据。
6.一方面，提供了一种同步数据处理方法，所述方法包括：
7.获取第一同步训练信号以及第二同步训练信号；所述第一同步训练信号与所述第二同步训练信号的相频相同；
8.通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号；
9.通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号；
10.对所述第一训练采样信号以及所述第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后所述第一训练采样信号以及所述第二训练采样信号之间的延迟差值；
11.根据所述延迟差值中的最小值，对所述第一adc以及所述第二adc中的至少一者进行校正，以使所述第一adc与所述第二adc同步采样。
12.又一方面，提供了一种同步数据处理装置，所述装置包括：
13.同步训练信号获取模块，用于获取第一同步训练信号以及第二同步训练信号；所述第一同步训练信号与所述第二同步训练信号的相频相同；
14.第一训练采样信号获取模块，用于通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号；
15.第二训练采样信号获取模块，用于通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号；
16.延迟差值获取模块，用于对所述第一训练采样信号以及所述第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后所述第一训练采样信号以及所述第二训练采样信号之间的延迟差值；
17.校正模块，用于根据所述延迟差值中的最小值，对所述第一adc以及所述第二adc中的至少一者进行校正，以使所述第一adc与所述第二adc同步采样。
18.在一种可能的实施方式中，所述延迟差值获取模块，包括：
19.第一延迟信号获取单元，用于对所述第一训练采样信号进行第一指定时间的延迟，以获得第一延迟信号；
20.第二延迟信号获取单元，用于按照第二指定时间，对所述第二训练采样信号进行多次延迟操作，以获得各个第二延迟信号，直至所述第二训练采样信号延迟到设定的终止时间；
21.延迟差值获取单元，用于计算所述第一延迟信号分别与所述各个第二延迟信号之间的差值，并分别将所述第一延迟信号分别与所述各个第二延迟信号之间的差值确定为多次延迟操作后所述第一训练采样信号以及所述第二训练采样信号之间的延迟差值。
22.在一种可能的实施方式中，其中对所述第二训练采样信号进行多次延迟操作，是以所述第二指定时间为首次、接续则是以所述第二指定时间为基础逐次增加预设时间的方式，来获得首次和接续各个第二延迟信号。
23.在一种可能的实施方式中，其中所述第二指定时间的取值范围在0到所述第一指定时间之间；所述增加的预设时间的取值范围在0到所述第一指定时间之间；所述指定的终止时间的取值范围在1～3倍所述第一指定时间之间。
24.在一种可能的实施方式中，所述延迟差值获取单元，还用于：
25.针对每一个第二延迟信号，将所述第一延迟信号拆分成目标个数的第一有符号数据，并将第二延迟信号拆分成目标个数的第二有符号数据；所述第一有符号数据与所述第二有符号数据一一对应；
26.将每个所述第一有符号数据及每个所述第二有符号数据分别进行归一化处理；
27.分别将每个归一化后的所述第一有符号数据与对应的归一化后的所述第二有符号数据进行做差运算，并获取各个差值的绝对值；
28.对各个差值的绝对值进行求和，获取绝对值之和，并将各个所述绝对值之和分别确定为所述第一延迟信号分别与所述各个第二延迟信号之间的差值。
29.在一种可能的实施方式中，所述装置还用于：
30.依次获取各个延迟操作下，所述第一训练采样信号与所述第二训练采样信号之间的差值；
31.将各个延迟操作下对应的差值进行依次对比，获取最小差值，并将所述最小差值确定为所述延迟差值中的最小值。
32.在一种可能的实施方式中，所述校正模块，包括：
33.最小值的延迟次数获取单元，用于获取所述最小值对应的所述第二训练采样信号的延迟操作的次数所对应的延迟时间；
34.校正单元，用于基于所述延迟操作的次数所对应的延迟时间及所述第一指定时间，对所述第一adc以及所述第二adc中的至少一者进行校正。
35.在一种可能的实施方式中，所述校正单元，还用于：
36.当所述延迟操作的次数所对应的延迟时间大于所述第一指定时间，基于所述延迟操作的次数所对应的延迟时间与所述第一指定时间之间的差，对所述第二adc进行校正；
37.当所述延迟操作的次数所对应的延迟时间小于所述第一指定时间，基于所述第一指定时间与所述延迟操作的次数所对应的延迟时间之间的差，对所述第一adc进行校正。
38.在一种可能的实施方式中，所述装置还用于：
39.获取目标波形数据信号基于所述目标波形数据信号，获取两个相频相同的同步训练信号，并将所述两个相频相同的同步训练信号分别确定为第一同步训练信号及第二同步训练信号。
40.本技术提供的技术方案可以包括以下有益效果：
41.在通过第一adc以及第二adc进行同步数据采样之前，先获取相频相同的第一同步训练信号以及第二同步训练信号，并通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号，通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号；再对该第一训练采样信号以及该第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值，此时在多次延迟操作中第一训练采样信号以及第二训练采样信号中的至少一者发生了时延，也就是将第一训练采样信号与第二训练采样信号中的至少一者进行了时延，并与另外一者进行对比，而对比出的延迟差值中的最小值则指示了在执行了该最小值所对应的延迟操作后，第一训练采样信号与第二训练采样信号最相近，因此根据该延迟差值中的最小值，对该第一adc以及该第二adc中的至少一者进行校正后，可以使第一adc与第二adc同步采样，从而缩小不同通道下数据的滞后关系，获取不同通道下数据同步的最好状态，以保证同时采集到的不同通道下的数据是同步的数据。
附图说明
42.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
43.图1是根据一示例性实施例示出的一种同步数据处理系统的结构示意图。
44.图2是根据一示例性实施例示出的一种同步数据处理方法的方法流程图。
45.图3是根据一示例性实施例示出的一种同步数据处理方法的方法流程图。
46.图4是根据一示例性实施例示出的一种延迟操作的流程示意图。
47.图5是根据一示例性实施例示出的一种延迟差值确定的流程示意图。
48.图6是根据一示例性实施例示出的一种最小数值确定的流程示意图。
49.图7是根据一示例性实施例示出的一种同步数据处理装置的结构方框图。
具体实施方式
50.下面将结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术
人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
51.应理解，在本技术的实施例中提到的“指示”可以是直接指示，也可以是间接指示，还可以是表示具有关联关系。举例说明，a指示b，可以表示a直接指示b，例如b可以通过a获取；也可以表示a间接指示b，例如a指示c，b可以通过c获取；还可以表示a和b之间具有关联关系。
52.在本技术实施例的描述中，术语“对应”可表示两者之间具有直接对应或间接对应的关系，也可以表示两者之间具有关联关系，也可以是指示与被指示、配置与被配置等关系。
53.图1是根据一示例性实施例示出的一种同步数据处理系统的结构示意图。该同步数据处理系统中包含控制芯片、信号采集芯片1及信号采集芯片2。
54.可选的，该控制芯可以为fpga，fpga(field programmable gate array)是在pal(可编程阵列逻辑)、gal(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，该fpga可以产生固定的方波波形信号，为信号采集芯片1及信号采集芯片2提供相频相同的同步训练信号以进行同步训练。
55.可选的，该信号采集芯片1及信号采集芯片2可以分别为第一adc及第二adc，该第一adc及该第二adc为模数转换器，可将真实世界产生的模拟信号(如温度、压力、声音、指纹或者图像等)转换成更容易处理的数字形式，用于对该fpga产生的方波波形信号及外部采样信号进行数据采集。
56.可选的，该第一adc及该第二adc进行数据采集时，很可能不是同步进行的，两路数据会存在一定的滞后关系，因此采集的数据会出现不同步的情况。由于fpga产生固定的方波波形信号可以保证第一adc及第二adc采集的训练数据为完全相同的数据，因此，第一adc及该第二adc采集到的两路数据只会存在滞后关系。当经过同步训练处理之后，保证第一adc与所述第二adc实现同步采样，第一adc及该第二adc即可对外部采样信号进行采集，以实现对该外部采样信号的同步采样。
57.可选的，为了实现高速高精度的数据采集，第一adc及第二adc可采用采样率最大可到3g，分辨率为12bits的高速模数转换芯片，使用第一adc及第二adc两颗高速高精度adc实现了两路数据的采集，满足多路数据采集的需求。
58.可选的，在第一adc及第二adc采集到的是fpga产生相同的方波波形信号的情况下，若是第一adc及第二adc采集的两路信号是同步的话，理想状态下两路数据做差的运算结果将会是0，若是两路信号存在有滞后的关系，那么做差运算的结果将会不为0。实际情况很难做到做差运算为0的情况，因此找到做差运算结果中的最小值，将此时的状态认为是两路信号同步最好的状态。
59.图2是根据一示例性实施例示出的一种同步数据处理方法的方法流程图。如图2所示，该一种同步数据处理方法可以包括如下步骤：
60.步骤s201、获取第一同步训练信号以及第二同步训练信号；该第一同步训练信号与该第二同步训练信号的相频相同。
61.在一种可能的实施方式中，为了保证第一adc以及该第二adc采集到的两路信号为同步的数据，需要通过训练信号对该第一adc以及该第二adc进行训练及校正。在进行训练时，需保证该第一adc及第二adc采集到的训练信号为完全相同(即相频相同)的同步训练信
号，以准确确定该第一adc及第二adc采集到的两路信号之间的滞后关系。因此，可通过fpga产生固定的方波波形信号，并基于该方波波形信号获得两个相同的同步训练信号，即第一同步训练信号以及第二同步训练信号。
62.步骤s202、通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号。
63.在一种可能的实施方式中，在获取相频相同的第一同步训练信号以及第二同步训练信号后，按照目标采样条件，通过第一adc对第一同步训练信号进行采样，采样结果即为第一训练采样信号。
64.可选的，由于该第一同步训练信号及第二同步训练信号实质上为相同的方波信号，因此，该目标采样条件可以为在该第一同步训练信号及第二同步训练信号的各个上升沿处进行瞬时采样。
65.步骤s203、通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号。
66.在一种可能的实施方式中，按照目标采样条件，通过第二adc对第二同步训练信号进行采样，采样结果即为第二训练采样信号。
67.步骤s204、对该第一训练采样信号以及该第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值。
68.在一种可能的实施方式中，在第一adc获取第一训练采样信号，且第二adc获取第二训练采样信号后，即根据这两路训练采样信号分别对第一adc以及第二adc进行同步训练处理。在进行同步训练处理时，先对该第一训练采样信号以及该第二训练采样信号执行多次延迟操作，并获取多次延迟操作后，该第一训练采样信号以及该第二训练采样信号的延迟信号(即将第一训练采样信号以及该第二训练采样信号分别延迟后所形成的第一训练采样延迟信号以及第二训练采样延迟信号)，针对每一次延迟操作，都分别计算延迟操作后，该第一训练采样信号以及该第二训练采样信号之间的延迟差值(即该第一训练采样延迟信号与该第二训练采样延迟信号之间的差)。该延迟差值越大，意味着第一adc及第二adc的两路信号之间的滞后关系越大，两路信号也就越不同步，相反的，该延迟差值越小，意味着第一adc及第二adc的两路信号之间的滞后关系越小，两路信号也就越接近同步。
69.步骤s205、根据该延迟差值中的最小值，对该第一adc以及该第二adc中的至少一者进行校正，以使该第一adc与该第二adc同步采样。
70.在一种可能的实施方式中，在获取各个延迟差值后，需要从该各个延迟差值中获取最小值，当该延迟差值为最小值时，意味着此时该第一adc以及该第二adc两路信号的同步状态最好，滞后关系最小且最接近同步。因此，在获取到各个延迟差值中的最小值后，则可以根据延迟差值取最小值时延迟操作的参数，对该第一adc以及该第二adc进行校正，完成同步训练，即可保证该第一adc与该第二adc同步采样。
71.在另一种可能的实现方式中，在第一adc获取第一训练采样信号，且第二adc获取第二训练采样信号后，可以先对第一训练采样信号以及第二训练采样信号中的一者执行多次延迟操作，根据延迟操作后得到的延迟差值中的最小值，对第一adc以及第二adc中的一者进行校正。例如当对第一训练采样信号执行多次延迟操作后，可以得到多个第一延迟信号，各个第一延迟信号分别对应不同的时延，此时将各个第一延迟信号与第二训练采样信号进行对比，确定各个第一延迟信号与第二训练采样信号之间的延迟差值，此时可以根据
最小的延迟差值，对第一adc进行校正。
72.进一步的，当第一延迟信号与第二训练采样信号进行对比得到的延迟差值，是随着第一延迟信号对应的时延增大而增大的，则此时不对第一adc进行校正，转而对第二训练采样信号进行多次延迟操作，从而得到各个第二延迟信号，再将各个第二延迟信号与第一训练采样信号进行对比，确定各个第二延迟信号与第一训练采样信号之间的延迟差值，并根据最小的延迟差值对第二adc进行校正。
73.综上所述，在通过第一adc以及第二adc进行同步数据采样之前，先获取相频相同的第一同步训练信号以及第二同步训练信号，并通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号，通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号；再对该第一训练采样信号以及该第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值，此时在多次延迟操作中第一训练采样信号以及第二训练采样信号中的至少一者发生了时延，也就是将第一训练采样信号与第二训练采样信号中的至少一者进行了时延，并与另外一者进行对比，而对比出的延迟差值中的最小值则指示了在执行了该最小值所对应的延迟操作后，第一训练采样信号与第二训练采样信号最相近，因此根据该延迟差值中的最小值，对该第一adc以及该第二adc中的至少一者进行校正后，可以使第一adc与第二adc同步采样，从而缩小不同通道下数据的滞后关系，获取不同通道下数据同步的最好状态，以保证同时采集到的不同通道下的数据是同步的数据。
74.图3是根据一示例性实施例示出的一种同步数据处理方法的方法流程图。如图3所示，该一种同步数据处理方法可以包括如下步骤：
75.步骤s301、获取第一同步训练信号以及第二同步训练信号；该第一同步训练信号与该第二同步训练信号的相频相同。
76.在一种可能的实施方式中，获取目标波形数据信号基于该目标波形数据信号，获取两个相频相同的同步训练信号，并将该两个相频相同的同步训练信号分别确定为第一同步训练信号及第二同步训练信号。
77.进一步的，为了进行同步训练，可设有两个通道，一个通道为训练通道，另一个数据通道为采集通道。在进行同步训练前，fpga发出训练指令，训练通道进行工作，此时fpga产生固定的方波波形信号，并基于固定的方波波形信号，生成相频相同的第一同步训练信号以及第二同步训练信号，第一adc及第二adc通过训练通道对第一同步训练信号以及第二同步训练信号进行采集以实现同步训练。在同步训练后，fpga发出外部采集指令，采集通道进行工作，此时第一adc及第二adc通过采集通道即可实现对外部采样信号进行同步采集。
78.步骤s302、通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号。
79.在一种可能的实施方式中，在获取第一同步训练信号以及第二同步训练信号后，按照目标采样条件(该目标采样条件可以为在该第一同步训练信号及第二同步训练信号的各个上升沿处进行瞬时采样)，通过第一adc对第一同步训练信号进行采样，采样结果即为第一训练采样信号。
80.可选的，以fpga工作在187.5mhz频率下，adc的采样率在3g为例，fpga每来1个上升沿的时候，该第一adc及第二adc就输出16个采样点(即fpga每来1个上升沿，该第一adc及第二adc就进行了1次采集，每次分别采样16个采样点)，由于该第一adc及第二adc的位数为
12bits，将每次采样的数据组合起来可以组成1个位宽为192位的数据。
81.步骤s303、通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号。
82.在一种可能的实施方式中，由于该第一adc及第二adc需要同时进行数据同步采样，因此，在该第一adc对第一同步训练信号进行采样，获得第一训练采样信号的同时，该第二adc需要对第二同步训练信号进行采样，以获得第二训练采样信号。
83.步骤s304、对该第一训练采样信号进行第一指定时间的延迟，以获得第一延迟信号。
84.在一种可能的实施方式中，在第一adc获取第一训练采样信号，且第二adc获取第二训练采样信号后，为了第一adc第二adc采集的两路数据(第一训练采样信号及第二训练采样信号)进行滞后关系判断，首先需要将第一adc第二adc采集到的192位的传输到延迟模块进行延迟操作。
85.示例性的，请参照图4所示的延迟操作流程示意图，假设有两路数据需要进行延迟操作，分别为a路数据(该第一训练采样信号)及b路数据(该第二训练采样信号)。在进行延迟操作时，会先将a路数据延迟一个固定的x时间(第一指定时间)，以获得第一延迟信号(即将第一训练采样信号经延迟后所形成的第一训练采样延迟信号)。
86.步骤s305、按照第二指定时间，对该第二训练采样信号进行多次延迟操作，以获得各个第二延迟信号，直至该第二训练采样信号延迟到设定的终止时间。
87.在一种可能的实施方式中，其中对该第二训练采样信号进行多次延迟操作，是以该第二指定时间为首次、接续则是以该第二指定时间为基础逐次增加预设时间的方式，来获得首次和接续各个第二延迟信号。
88.在一种可能的实施方式中，其中该第二指定时间的取值范围在0到该第一指定时间之间；该增加的预设时间的取值范围在0到该第一指定时间之间；该指定的终止时间的取值范围在1～3倍该第一指定时间之间。
89.在一种可能的实施方式中，在对该第一训练采样信号进行第一指定时间的延迟，获得第一延迟信号后，先基于第一指定时间，获取第二指定时间，再按照第二指定时间，对该第二训练采样信号进行多次延迟操作(直至延迟到该第一指定时间的两倍)，获得各个第二延迟信号(即将第二训练采样信号经延迟后所形成的第二训练采样延迟信号)。
90.示例性的，请参照图4所示的延迟操作流程示意图，在将a路数据延迟一个固定的x时间后，会将b路数据从0开始，以每次加一的方式进行延迟操作。而b路数据每延迟一次就会计算一个与a路数据做差之后求绝对值相加的结果，将计算的结果保存到存储器里面，当b路数据延迟到2*x的时候结束。
91.进一步的，其中所述第二指定时间的取值范围在0到所述第一指定时间之间，具体可随需要而定，并无限定。其中所述第二指定时间具体可以是0，优选在0～0.1倍所述第一指定时间范围内，但不限于。所述增加的预设时间的取值范围在0到所述第一指定时间之间，具体可随需要而定，并无限定；优选在0～0.1倍所述第一指定时间范围内，但不限于。所述指定的终止时间的取值范围在1～3倍所述第一指定时间之间，具体可随需要而定，并无限定；优选在1.5～2.5倍所述第一指定时间范围内，但不限于。
92.步骤s306、计算该第一延迟信号分别与该各个第二延迟信号之间的差值，并分别将该第一延迟信号分别与该各个第二延迟信号之间的差值确定为多次延迟操作后该第一
训练采样信号以及该第二训练采样信号之间的延迟差值。
93.在一种可能的实施方式中，针对每一个第二延迟信号，将该第一延迟信号拆分成目标个数的第一有符号数据，并将第二延迟信号拆分成目标个数的第二有符号数据；该第一有符号数据与该第二有符号数据一一对应；
94.将每个该第一有符号数据及每个该第二有符号数据分别进行归一化处理；
95.分别将每个归一化后的该第一有符号数据与对应的归一化后的该第二有符号数据进行做差运算，并获取各个差值的绝对值；
96.对各个差值的绝对值进行求和，获取绝对值之和，并将各个该绝对值之和分别确定为该第一延迟信号分别与该各个第二延迟信号之间的差值。
97.进一步的，请参照图5所示的延迟差值确定流程示意图，在通过延迟模块进行延迟操作，获取延迟后的a路数据(第一延迟信号)及延迟后的b路数据(第二延迟信号)后，由于每次采集的数据组合起来可以形成一个位宽为192位的数据，因此，可将通过延迟模块之后的192位数据(第一延迟信号及第二延迟信号)拆分成16个12bit的有符号数据，并将拆分好的16个数据填入存储器里面(该存储器为一个可以填16个地址的存储器)，随后将该16个有符号数据进行归一化处理(该第一延迟信号及该第二延迟信号分别进行归一化处理)。
98.进一步的，在对第一延迟信号及每个第二延迟信号进行归一化处理时，当延迟信号拆分出的数据大于0的时候，将此时的数据赋值为1存进去存储器里面，当拆分出的数据小于0的时候，将此时的数据赋值为-1存进存储器里面。由于第一延迟信号及每个第二延迟信号都被拆分成16个12bit的有符号数据，这样可以将第一延迟信号及每个第二延迟信号均表示为16个1或者-1的数据。
99.a路数据的第一延迟信号及b路数据每个第二延迟信号都进行如上的同样操作，并将归一化之后的两路数据进行相减，将相减过后的16个数据的绝对值相加，进而即可得到多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值。
100.步骤s307、根据该延迟差值中的最小值，对该第一adc以及该第二adc中的至少一者进行校正，以使该第一adc与该第二adc同步采样。
101.在一种可能的实施方式中，依次获取各个延迟操作下，该第一训练采样信号与该第二训练采样信号之间的差值；
102.将各个延迟操作下对应的差值进行依次对比，获取最小差值，并将该最小差值确定为该延迟差值中的最小值。
103.进一步的，请参照图6所示的最小数值确定流程示意图，查找每次延迟操作后，a路数据与b路数据做差求绝对值相加的结果中的最小数值的原理是：首先将b路数据第一次的延迟差值记为最小值，将数值保存在一个寄存器里面，然后将b路数据第二次延迟的延迟差值与该最小值进行比较，若是小于最小值，那么将第二次延迟的结果记为最小值，若是大于最小值，则此时最小值保持不变，然后将b路数据第三次延迟的延迟差值与当前的最小值进行比较，若是小于最小值，那么将第三次延迟的结果记为最小值，若是大于最小值，则此时最小值保持不变，以此类推，一直查找到b路数据延迟结束的情况，这样就会找到b路数据所有延迟数据中延迟差值最小的一个，此时的情况就是所需要的b路延迟数据(即图6中取出对应的b路移动次数)。
104.在一种可能的实施方式中，获取该最小值对应的该第二训练采样信号的延迟操作
的次数所对应的延迟时间；基于该延迟操作的次数所对应的延迟时间及该第一指定时间，对该第一adc以及该第二adc中的至少一者进行校正。
105.在一种可能的实施方式中，当该延迟操作的次数所对应的延迟时间大于该第一指定时间，基于该延迟操作的次数所对应的延迟时间与该第一指定时间之间的差，对该第二adc进行校正；
106.当该延迟操作的次数所对应的延迟时间小于该第一指定时间，基于该第一指定时间与该延迟操作的次数所对应的延迟时间之间的差，对该第一adc进行校正。
107.进一步的，在b路数据每延迟一次后就会计算一个与a路数据做差之后求绝对值相加的结果(即上述的延迟差值)，接着查找每次延迟操作后，a路数据与b路数据做差求绝对值相加的结果中的最小数值。请参照图4所示的延迟操作流程示意图，将此时状态下(该最小数值对应的状态)，b路数据经延迟后的数据(第二延迟信号)记为y，将y与x做大小判断，若此时y大于x，则a路数据保持不动，b路数据延迟y-x的时间，若此时y小于x，这样b路数据保持不动，a路数据延迟x-y的时间，这样就可以保证两路数据的同步。
108.综上所述，在通过第一adc以及第二adc进行同步数据采样之前，先获取相频相同的第一同步训练信号以及第二同步训练信号，并通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号，通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号；再对该第一训练采样信号以及该第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值，此时在多次延迟操作中第一训练采样信号以及第二训练采样信号中的至少一者发生了时延，也就是将第一训练采样信号与第二训练采样信号中的至少一者进行了时延，并与另外一者进行对比，而对比出的延迟差值中的最小值则指示了在执行了该最小值所对应的延迟操作后，第一训练采样信号与第二训练采样信号最相近，因此根据该延迟差值中的最小值，对该第一adc以及该第二adc中的至少一者进行校正后，可以使第一adc与第二adc同步采样，从而缩小不同通道下数据的滞后关系，获取不同通道下数据同步的最好状态，以保证同时采集到的不同通道下的数据是同步的数据。
109.图7是根据一示例性实施例示出的一种同步数据处理装置的结构方框图。该一种同步数据处理装置包括：
110.同步训练信号获取模块701，用于获取第一同步训练信号以及第二同步训练信号；该第一同步训练信号与该第二同步训练信号的相频相同；
111.第一训练采样信号获取模块702，用于通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号；
112.第二训练采样信号获取模块703，用于通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号；
113.延迟差值获取模块704，用于对该第一训练采样信号以及该第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值；
114.校正模块705，用于根据该延迟差值中的最小值，对该第一adc以及该第二adc中的至少一者进行校正，以使该第一adc与该第二adc同步采样。
115.在一种可能的实施方式中，该延迟差值获取模块704，包括：
116.第一延迟信号获取单元，用于对该第一训练采样信号进行第一指定时间的延迟，以获得第一延迟信号；
117.第二延迟信号获取单元，用于按照第二指定时间，对该第二训练采样信号进行多次延迟操作，以获得各个第二延迟信号，直至该第二训练采样信号延迟到设定的终止时间；
118.延迟差值获取单元，用于计算该第一延迟信号分别与该各个第二延迟信号之间的差值，并分别将该第一延迟信号分别与该各个第二延迟信号之间的差值确定为多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值。
119.在一种可能的实施方式中，其中对所述第二训练采样信号进行多次延迟操作，是以所述第二指定时间为首次、接续则是以所述第二指定时间为基础逐次增加预设时间的方式，来获得首次和接续各个第二延迟信号。
120.在一种可能的实施方式中，其中所述第二指定时间的取值范围在0到所述第一指定时间之间；所述增加的预设时间的取值范围在0到所述第一指定时间之间；所述指定的终止时间的取值范围在1～3倍所述第一指定时间之间。
121.在一种可能的实施方式中，该延迟差值获取单元，还用于：
122.针对每一个第二延迟信号，将该第一延迟信号拆分成目标个数的第一有符号数据，并将第二延迟信号拆分成目标个数的第二有符号数据；该第一有符号数据与该第二有符号数据一一对应；
123.将每个该第一有符号数据及每个该第二有符号数据分别进行归一化处理；
124.分别将每个归一化后的该第一有符号数据与对应的归一化后的该第二有符号数据进行做差运算，并获取各个差值的绝对值；
125.对各个差值的绝对值进行求和，获取绝对值之和，并将各个该绝对值之和分别确定为该第一延迟信号分别与该各个第二延迟信号之间的差值。
126.在一种可能的实施方式中，该装置还用于：
127.依次获取各个延迟操作下，该第一训练采样信号与该第二训练采样信号之间的差值；
128.将各个延迟操作下对应的差值进行依次对比，获取最小差值，并将该最小差值确定为该延迟差值中的最小值。
129.在一种可能的实施方式中，该校正模块705，包括：
130.最小值的延迟次数获取单元，用于获取该最小值对应的该第二训练采样信号的延迟操作的次数所对应的延迟时间；
131.校正单元，用于基于该延迟操作的次数及该第一指定时间，对该第一adc以及该第二adc中的至少一者进行校正。
132.在一种可能的实施方式中，该校正单元，还用于：
133.当该延迟操作的次数所对应的延迟时间大于该第一指定时间，基于该延迟操作的次数所对应的延迟时间与该第一指定时间之间的差，对该第二adc进行校正；
134.当该延迟操作的次数所对应的延迟时间小于该第一指定时间，基于该第一指定时间与该延迟操作的次数所对应的延迟时间之间的差，对该第一adc进行校正。
135.在一种可能的实施方式中，该装置还用于：
136.获取目标波形数据信号基于该目标波形数据信号，获取两个相频相同的同步训练
信号，并将该两个相频相同的同步训练信号分别确定为第一同步训练信号及第二同步训练信号。
137.综上所述，在通过第一adc以及第二adc进行同步数据采样之前，先获取相频相同的第一同步训练信号以及第二同步训练信号，并通过第一adc对第一同步训练信号进行采样，获得第一训练采样信号，通过第二adc对第二同步训练信号进行采样，获得第二训练采样信号；再对该第一训练采样信号以及该第二训练采样信号中的至少一者，执行多次延迟操作，并分别计算多次延迟操作后该第一训练采样信号以及该第二训练采样信号之间的延迟差值，此时在多次延迟操作中第一训练采样信号以及第二训练采样信号中的至少一者发生了时延，也就是将第一训练采样信号与第二训练采样信号中的至少一者进行了时延，并与另外一者进行对比，而对比出的延迟差值中的最小值则指示了在执行了该最小值所对应的延迟操作后，第一训练采样信号与第二训练采样信号最相近，因此根据该延迟差值中的最小值，对该第一adc以及该第二adc中的至少一者进行校正后，可以使第一adc与第二adc同步采样，从而缩小不同通道下数据的滞后关系，获取不同通道下数据同步的最好状态，以保证同时采集到的不同通道下的数据是同步的数据。
138.虽然结合附图描述了本技术的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。