半导体装置的制造方法与流程

1.本发明实施例关于晶体管结构，更特别关于改良栅极结构一致性控制与降低电容，以减少制作缺陷并改善装置良率与效能的方法。


背景技术：

2.半导体装置用于多种电子应用，比如个人电脑、手机、数码相机、或其他电子设备。许多半导体装置的制作方法为依序沉积绝缘或介电层、导电层、与半导体层的材料于半导体基板上，接着采用微影图案化多种材料层，以形成电路构件与单元于半导体基板上。随着半导体产业进展至更小的技术制程节点以求更高的装置密度、更高效能、与更低成本，来自制作与设计的挑战造成三维设计的发展。
3.半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。半导体产业朝更小技术制程节点进展，造成三维设计如鳍状场效晶体管与全绕式栅极装置。
4.虽然鳍状场效晶体管的进展包括减少短通道效应与增加电流，随着结构尺寸与空间持续减少，相关制程的挑战性持续增加。


技术实现要素：

5.在一些实施例中，半导体装置的制造方法包括形成第一虚置栅极与第二虚置栅极于半导体基板上；沉积侧壁层于第一虚置栅极与第二虚置栅极上；沉积第一虚置间隔物层于侧壁层上；沉积第一层间介电层于第一虚置间隔物层上；移除第一层间介电层、第一虚置间隔物层、与侧壁层的上侧部分，以形成第一层间介电层的残留部分、第一虚置间隔物层的残留部分、与侧壁层的残留部分；移除第一虚置栅极与第二虚置栅极的第一部分，以形成第一残留虚置栅极与第二残留虚置栅极；移除第一虚置间隔物层的残留部分的部分以形成具有高度ds
h1
与宽度ds
w1
的多个第一虚置间隔物，并移除侧壁层的残留部分的部分以形成具有侧壁高度sw
h1
与侧壁宽度sw
w1
的多个侧壁，其中第一残留虚置栅极、第二残留虚置栅极、第一虚置间隔物、与侧壁的上表面共平面；移除第一残留虚置栅极与第二残留虚置栅极，以开启半导体基板的多个露出区；形成栅极结构于半导体基板的露出区之上以及侧壁之间，且栅极结构的高度gs
h1
小于侧壁高度sw
h1
；沉积第二虚置层；移除第二虚置层的第一部分，以形成多个第二虚置间隔物于第一虚置间隔物上，且第二虚置间隔物具有高度ds
h2
与宽度ds
w2
；沉积第一自对准接点层；移除第一自对准接点层的上侧部分，以露出第一层间介电层的残留部分的上侧表面；移除第一层间介电层的残留部分与第一自对准接点层的额外部分，以露出第二虚置间隔物的上侧表面；移除第二虚置间隔物，以定义具有上侧凹陷深度ur
d1
与上侧凹陷宽度ur
w1
的上侧凹陷，并露出第一虚置间隔物的上侧表面；移除第一虚置间隔物以定义具有下侧凹陷深度lr
d1
与下侧凹陷宽度lr
w1
的下侧凹陷；以及形成插塞于上侧凹陷中以盖住下侧凹陷并定义气体间隔物，且气体间隔物具有间隔物深度sp
d1
与间隔物宽度sp
w1
。
6.在一些实施例中，半导体装置的制造方法包括形成虚置栅极以延伸于鳍状结构上；沿着虚置栅极的侧壁沉积侧壁层；沉积第一虚置层于侧壁层上；移除虚置栅极；沉积多重图案栅极(比如沉积于移除虚置栅极所留下的区域中)；沉积第二虚置层于第一虚置层上；移除第一虚置层与第二虚置层以定义开口，其中开口的上侧部分具有第一宽度，而开口的下侧部分具有第二宽度，且第二宽度小于第一宽度；以及沉积密封材料于开口的上侧部分中，以形成盖层而定义气体间隔物的上侧边界。
7.在一些实施例中，半导体装置包括多重图案栅极结构，具有栅极结构高度gs
h1
；侧壁，形成于栅极结构的至少两侧上；气体间隔物，与侧壁相邻且具有高度as
h1
与宽度as
w1
；以及盖层，密封气体间隔物，其中盖层具有高度c
h1
与宽度c
w1
，其中as
h1
大于gs
h1
，且c
w1
大于as
w1
。
附图说明
8.图1a是一些实施例中，鳍状场效晶体管装置结构的剖视图。
9.图1b是一些实施例中，半导体装置结构的简化平面图，其显示的x及y平面沿着一些实施例的剖面。
10.图2a至图2q、图2qy、图2r、图2s、图2sy、图2s
za
、图2s
zb
、图2t、图2ty、图2u、图2uy、图2u
zd
、图2u
ze
、图2v、图2vy、及图2v
zf
是一些实施例中，鳍状场效晶体管装置结构在多种中间制造步骤的剖视图。
11.图3是一些实施例中，制造鳍状场效晶体管装置的方法的流程图。
12.图4是一些实施例中，制造鳍状场效晶体管装置的系统的图式。
13.图5是一些实施例中，设计、制造、与编程集成电路装置的流程图。
14.图6是一些实施例中，制造鳍状场效晶体管装置的制程系统的图式。
15.图7a、7by、7c
zf
是一些实施例中，鳍状场效晶体管装置结构于中间制造步骤的剖视图。
16.其中，附图标记说明如下：
17.a-a’，b-b’，c-c’，d-d’，e-e’，f-f’：剖线
18.1：气体间隔物宽度
19.2：气体间隔物深度
20.3：密封材料厚度
21.4：密封材料宽度
22.5：金属栅极高度
23.6：自对准接点材料高度
24.7：l形的低介电常数间隔物厚度
25.8：切割金属栅极宽度
26.9：鳍状场效晶体管的鳍状物宽度
27.10：主动区之间的空间
28.11：密封材料宽度
29.102：栅极
30.104，204：源极/漏极区
31.108：介电鳍状结构
32.110：主动区
33.118：l形间隔物
34.130，230：背侧抗反射涂层
35.132，232：导电侧壁层
36.134，234：导电回蚀刻层
37.136，236：导电填充层
38.138，238：盖层
39.139，139’：栅极结构
40.150：自对准气体间隔物
41.154，252：插塞结构
42.158，258：源极/漏极接点
43.160，260：栅极接点
44.180：x平面
45.182：y平面
46.202：栅极区
47.206：阻障材料
48.208：虚置栅极材料
49.210：第一遮罩层
50.212：第二遮罩层
51.214：第一侧壁层
52.216：第二侧壁层
53.218：第三侧壁层
54.219：鳍状物
55.220：第一虚置层
56.222：底接点蚀刻停止层
57.224：第一层间介电层
58.226：衬垫层
59.228：第三遮罩层
60.229：多重图案栅极
61.231：栅极介电层
62.240：第二虚置层
63.242：自对准接点层
64.244：第四硬遮罩
65.246：硅化物区
66.248：导电通孔
67.250：开口
68.250a：上侧开口部分
69.250b：下侧开口部分
70.254：蚀刻停止层
71.256：第一金属间介电层
72.300：方法
73.302，304，306，308，310，312，314，316，318，320：步骤
74.400：电子制程控制工具系统
75.402：硬件处理器
76.404：电脑可读存储媒体
77.406：电脑程序码
78.408：制程控制数据
79.410：使用者界面
80.412：输入/输出接口
81.414：网络接口
82.416：网络
83.418：总线
84.420：制作工具
85.500：集成电路制造系统
86.520：设计厂
87.522：集成电路设计布局图
88.530：光罩厂
89.532：光罩数据准备
90.544：光罩制作
91.545：光罩
92.550：集成电路制造厂
93.552：晶圆制作
94.553：半导体晶圆
95.560：集成电路装置
96.580：后段制程
97.602：晶圆传输步骤
98.604：光微影步骤
99.606：蚀刻步骤
100.608：离子布植步骤
101.610：清洁/剥除步骤
102.612：化学机械研磨步骤
103.614：外延成长步骤
104.616：沉积步骤
105.618：热处理
具体实施方式
106.下述详细描述可搭配图式说明，以利理解本发明的各方面。值得注意的是，各种结
构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
107.例示性实施例的内容搭配图式说明，图式是整个说明的一部分。下述内容提供许多不同实施例或例子以实施主题的不同结构。图式未依比例绘制，而结构的相对尺寸和位置已修改以求图式清楚而非尺寸精确。下面说明的构件、数值、步骤、材料、或配置的具体例子说明如下以简化内容。
108.这些内容仅为举例而非局限本发明，且可实施其他构件、数值、步骤、材料、或配置。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
109.此外，空间相对用语如「在
…
下方」、「下方」、「较低的」、「上方」、「较高的」、或类似用词，用于描述图式中一些元件或结构与另一元件或结构之间的关系。这些空间相对用语包括使用中或操作中的装置的不同方向，以及图式中所描述的方向。当装置转向不同方向时(旋转90度或180度或者相对于水平轴或垂直轴的镜像)，则使用的空间相对形容词也将依转向后的方向来解释。
110.详述于下的结构与方法通常关于集成电路装置如鳍状场效晶体管装置所用的结构、设计、与制造方法。虽然下述结构与方法以鳍状场效晶体管装置说明，下述结构与方法不限于此且适用于其他种类的集成电路装置所用的制造制程。类似地，结构与方法并不局限于此且适用于其他集成电路装置所用的制造制程，比如以多个纳米片及/或纳米线取代一或多个鳍状结构。
111.在鳍状场效晶体管装置中，栅极结构的一致性与结构的电容相关而影响效能，其取决于栅极结构的轮廓以及与栅极结构相邻的介电材料等因素。本发明实施例的方法可改良栅极结构一致性控制与降低电容，可减少制作缺陷并改善装置良率与效能。
112.具体而言，在金属栅极回蚀刻制程之后形成自对准气体间隔物开口时，难以维持栅极结构的尺寸一致，造成最终集成电路结构具有较宽的效能变化。最终集成电路结构的效能变化会降低产能及/或无法符合优异的装置效能而降低装置的商业价值。
113.图1a是一些实施例中，制造于半导体基板上的鳍状场效晶体管装置结构的剖视图，其包括栅极102与源极/漏极区104。初始金属图案形成于具有栅极接点160(用于施加操作信号至栅极结构139，其包括复合结构如背侧抗反射涂层130、导电侧壁层132、导电回蚀刻层134、导电填充层136、与导电的盖层138)以及源极/漏极接点158(用于施加电压至源极/漏极区104)的装置结构上。依据一些实施例制造栅极结构139及139’可使栅极结构具有类似设置，特别是栅极结构139及139’的整体高度。
114.在图1a中，l形间隔物118与自对准气体间隔物150围绕每一栅极结构139及139’，而气体间隔物可比占有相同空间的固体或孔洞的介电材料进一步降低栅极结构139及139’的总电容。借由采用自对准气体间隔物150(其由插塞结构154密封)，而非采用固体介电材料(如由低介电常数材料形成的相邻的l形间隔物)的另一实际方法，图1a的鳍状场效晶体管装置结构可提供较低的总电容并改善装置的至少一些效能。此外，采用图2a至2v
zf
说明的一些实施例所述的制造步骤，最终集成电路装置可改善栅极结构139及139’之间的结构一致性。依据一些实施例制造越一致的栅极结构139及139’，则比其他方式所形成的栅极结构
具有更一致的晶体管参数，其中栅极结构的尺寸范围较宽，特别是高度的尺寸范围。
115.图1b是一些实施例中，鳍状场效晶体管装置结构于中间制造步骤的简化平面图，其显示x平面180与y平面182相对于其他结构的位置，并包含主动区110、栅极结构139、与切割栅极结构139所用的介电鳍状结构108。x平面与y平面用于定义一些实施例中，后续图式所用的多种剖面的位置。
116.图2a是一些实施例中，鳍状场效晶体管装置结构于中间制造步骤的剖视图，其中主动区定义于晶圆表面上的方法可采用浅沟槽隔离法。接着将主动区分成基板的栅极区202与定义于主动区110中的源极/漏极区204(见图1b，一些实施例的形成方法可为采用移除制程以形成开口，接着成长外延半导体材料以填入开口)。源极/漏极区204的边界为虚置栅极结构，其一开始包含阻障材料206如氧化硅、虚置栅极材料208如多晶硅、以及遮罩(硬遮罩)形成于虚置栅极材料208的上侧表面上。在一些实施例中，硬遮罩可包括第一遮罩层210与第二遮罩层212。在一些实施例中，接着形成第一侧壁层214于虚置栅极材料208、第一遮罩层210、与第二遮罩层212上，并形成第二侧壁层216(如介电常数小于4.0的低介电常数的介电材料)于第一侧壁层214上。
117.图2b是一些实施例中，在图2a所示的结构进行中间制造步骤之后的鳍状场效晶体管装置的剖视图，其采用选择性蚀刻自鳍状物移除第二侧壁层216，以露出第一侧壁层214。
118.图2c是一些实施例中，在图2b所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图，其采用选择性蚀刻自鳍状物移除第一侧壁层214，并沉积第三侧壁层218如低介电常数的介电材料于虚置栅极结构与硬遮罩上。第三侧壁层218为位于每一虚置栅极结构之上以及相邻的虚置栅极结构之间的连续层。形成第二侧壁层216与第三侧壁层218所用的低介电常数材料，可为相同的低介电常数材料或不同的低介电常数材料。在一些实施例中，第三侧壁层的沉积方法可为化学气相沉积或另一合适的沉积制程。
119.图2d是一些实施例中，在图2c所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在一些实施例中，沉积含有第一虚置层220的材料层于第三侧壁层218上，以调整图2c的鳍状场效晶体管结构。含有第一虚置层220的材料层为位于每一虚置栅极结构之上以及相邻的虚置栅极结构之间的连续层。在一些实施例中，含有第一虚置层220的材料的沉积方法为化学气相沉积或另一合适的沉积制程。
120.图2e是一些实施例中，在图2d所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图，其采用回蚀刻制程自鳍状物的上侧部分与源极/漏极区204上的区域，部分地移除第一虚置层220。在部分地移除第一虚置层220之后，可沉积底接点蚀刻停止层于保留结构的露出表面上，且沉积方法可采用化学气相沉积或另一合适的沉积制程。接着沉积第一层间介电层224于底接点蚀刻停止层222上，且第一层间介电层224的厚度足以覆盖虚置栅极结构并填入虚置栅极结构之间的空间。
121.图2f是一些实施例中，在图2e所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图，其为对晶圆施加化学机械研磨步骤或其他合适步骤之后的结构。执行化学机械研磨步骤的条件与时间足以移除第一层间介电层224的上侧部分、所有的第二遮罩层212、与第一遮罩层210的上侧部分。在一些实施例中，第一遮罩层210与第二遮罩层212的材料不同，第一遮罩层210包括的材料对移除第二遮罩层212所用的化学机械研磨制程的抗性较高，因此可在化学机械研磨制程时用于监控制程终点。
122.图2g是一些实施例中，在图2f所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2g中，采用蚀刻制程移除低于鳍状物上表面的第一层间介电层224的中间部分、第三侧壁层218的中间部分、与第一虚置层220的中间部分。在一些实施例中，蚀刻制程可产生碟化于第一层间介电层224、第三侧壁层218、与含有第一虚置层220的材料中。
123.图2h是一些实施例中，在图2g所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图，其可沉积视情况形成的衬垫层226及/或第三遮罩层228如氮化硅于晶圆的其余表面上。接着对晶圆进行化学机械研磨步骤或其他合适步骤，其条件与时间足以移除衬垫层226的上侧部分(若存在)、第三遮罩层228、及/或第一遮罩层210的残留部分，可露出虚置栅极材料208的上侧表面。
124.图2i是一些实施例中，在图2h所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2i中，采用第三遮罩层228并进行蚀刻制程，以移除虚置栅极材料208的上侧部分。在一些实施例中，蚀刻制程为湿蚀刻制程。在一些实施例中，蚀刻制程为干蚀刻制程。
125.图2j是一些实施例中，在图2i所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2j中，进行蚀刻制程以移除第三侧壁层218与第一虚置层220的部分。在一些实施例中，执行蚀刻制程的条件与时间足以使第三侧壁层218与第一虚置层220的残留部分的上表面，与虚置栅极材料208的残留部分的上表面大致共平面。在一些实施例中，蚀刻制程为湿蚀刻制程。在一些实施例中，蚀刻制程为干蚀刻制程。
126.图2k是一些实施例中，在图2j所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2k中，进行蚀刻制程以移除虚置栅极材料208与阻障材料206的残留部分，并至少保留图2j的鳍状场效晶体管结构上的第三侧壁层218与第一虚置层220的主要残留部分。第三侧壁层218与含有第一虚置层220的材料的保留部分之间露出基板的栅极区202。在一些实施例中，蚀刻制程为湿蚀刻制程。在一些实施例中，蚀刻制程为干蚀刻制程。多种步骤中提及的蚀刻制程的蚀刻剂与蚀刻条件选择，可依据蚀刻制程欲移除的材料种类的量而定。
127.图2l是一些实施例中，在图2k所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2l中，结合至多重图案栅极结构的特定导电层(如背侧抗反射涂层230、导电侧壁层232、导电回蚀刻层234、与导电填充层236)可形成于栅极介电层231上。导电填充层236填入图2i至2k所示的移除制程与后续的沉积步骤所定义的开口的其余部分。接着对晶圆施加适当条件与足够时间的化学机械研磨步骤或其他合适步骤，以移除第三遮罩层228上的多重图案栅极的初始材料。
128.图2m是一些实施例中，在图2l所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2m中，蚀刻或回蚀刻多重图案栅极结构的初始材料，以移除背侧抗反射涂层230、导电侧壁层232、导电回蚀刻层234、与导电填充层236的上侧部分。在一些实施例中，导电回蚀刻层234用于确认蚀刻终点。在一些实施例中，形成导电的盖层238覆盖初始材料的残留部分，以完成多重图案栅极229。在一些实施例中，盖层238的形成方法可采用化学气相沉积或另一合适的沉积制程。在一些实施例中，设置蚀刻制程使多重图案栅极229的残留部分的上表面，比第三侧壁层218与第一虚置层220的残留部分凹陷。
129.图2n是一些实施例中，在图2m所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。举例来说，衬垫层226(若存在)及/或第三遮罩层228的移除方法可为蚀刻制程。可沉积第二虚置层240。第二虚置层240为延伸越过整个结构的连续层。在一些实施例中，沉积第二虚置层240的方法可采用化学气相沉积或另一合适的沉积制程。
130.图2o是一些实施例中，在图2n所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2o中，回蚀刻第二虚置层240以移除第二虚置层240的上侧部分，使第二虚置层240的上表面比第一层间介电层224的残留部分的上表面凹陷，并露出多重图案栅极229上的盖层238。在一些实施例中，第二虚置层240的厚度大于第一虚置层220的厚度。在一些实施例中，第二虚置层240的厚度与第三侧壁层218与第一虚置层220的总厚度类似。
131.图2p是一些实施例中，在图2o所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。沉积自对准接点层242于晶圆上，其厚度足以覆盖第一层间介电层224的残留部分的上侧表面，并填入多重图案栅极229上的开口。
132.图2q是一些实施例中，在图2p所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2q中，对自对准接点层242进行化学机械研磨制程、回蚀刻、或其他合适的平坦化步骤，以移除自对准接点层242的上侧部分而露出第一层间介电层224。图2q是鳍状场效晶体管装置结构沿着x平面(如图1b所示)的剖视图。
133.图2qy是鳍状场效晶体管装置结构在对应图2q的中间制造步骤中，沿着y平面(如图1b所示)的剖视图。图2q是预设的x平面剖视图。图2qy显示图2q未显示的结构，包括鳍状场效晶体管装置的鳍状物219、形成于鳍状物上的栅极介电层231、以及鳍状物219与导电填充层236的相对关系。
134.图2r是一些实施例中，在图2q所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2r中，施加第四硬遮罩244如氮化硅至晶圆，并蚀刻露出区域。在一些实施例中，执行蚀刻制程的条件与时间足以移除第四硬遮罩244所露出的第一层间介电层224的残留部分，可露出源极/漏极区204的上侧表面。在一些实施例中，执行蚀刻制程的条件与时间足以移除第四硬遮罩244所露出的自对准接点层242的上侧部分。在一些实施例中，处理源极/漏极区204的露出上表面，以形成硅化物区246于源极/漏极区204上。
135.图2s是一些实施例中，在图2r所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在一些实施例中，沉积含有多种金属与合金的通孔金属层(未图示)于晶圆上，接着进行化学机械研磨制程或其他合适方法以移除通孔金属层的上侧部分，并留下金属层的部分而形成导电通孔248。导电通孔248提供电性连接的一部分于前段制程单元与后段制程时添加的金属图案层(未图示)之间，以建立功能连接于完成的集成电路装置上。在移除通孔金属层的上侧部分之后可露出第二虚置层240的上侧表面，因此可采用蚀刻制程移除第二虚置层240与下方的第一虚置层220。移除第一虚置层与第二虚置层可留下双区开口250。开口具有移除第二虚置层240所留下的较宽上侧开口部分250a，以及移除第一虚置层220所留下的较窄下侧开口部分250b。
136.图2sy是鳍状场效晶体管装置结构在对应图2s的中间制造步骤中，沿着y平面的剖视图。图2s为预设的x平面的剖视图。图2sy显示图2s未显示的结构，包括鳍状物219、形成于鳍状物上的栅极介电层231、以及鳍状物219与导电填充层236之间的相对关系。
137.图2s
za
是鳍状场效晶体管装置结构在中间制造步骤中，沿着z平面(含有图2s中的剖线a-a’的水平平面)的剖视图。在图2s
za
所用的z平面的位置中，可显示移除第二虚置层240所留下的较宽上侧开口部分250a。
138.图2s
zb
是鳍状场效晶体管装置结构在中间制造步骤中，沿着z平面(含有图2s中的剖线b-b’的水平平面)的剖视图。在图2s
zb
所用的z平面的位置中，可显示移除第一虚置层220所留下的较窄下侧开口部分250b以及第三侧壁层218。在一些实施例中，可控制第一虚置层220与第三侧壁层218的相对厚度，以调整较窄的下侧开口部分250b与第三侧壁层218的宽度比例，进而提供最终总电容的调整方法。
139.图2t是一些实施例中，在图2s所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。沉积盖、密封层、或插塞结构252所用的材料于晶圆上，且沉积方法可为化学气相沉积或另一合适的沉积制程。在这些条件下沉积密封材料层，可使密封层主要局限在开口250的上侧开口部分250a，使较窄的下侧开口部分250b填有环境气体于插塞结构252的材料层之下，以提供介电常数为约1的气体间隔物而降低栅极结构的电容。在一些实施例中，插塞结构252的一部分延伸至下侧开口部分250b中。在一些实施例中，插塞结构252延伸至下侧开口部分250b中的部分，包括弧形或锥形轮廓。在一些实施例中，插塞结构252延伸至下侧开口部分250b中的部分，不低于盖层238的上表面所定义的平面。
140.图2ty是鳍状场效晶体管装置结构在对应图2t的中间制造步骤中，沿着y平面的剖视图。图2t为预设的x平面的剖视图。图2ty显示图2t未显示的结构，包括鳍状物219、形成于鳍状物上的栅极介电层231、以及鳍状物219与导电填充层236之间的相对关系。
141.图2u是一些实施例中，在图2t所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2u中，对插塞结构252的材料层进行化学机械研磨制程或其他合适方法，以移除插塞结构252的材料层的上侧部分，并留下插塞结构252的材料层的次要部分而形成插塞于开口250的下侧开口部分250b上。
142.图2uy是鳍状场效晶体管装置结构在对应图2u的中间制造步骤中，沿着y平面的剖视图。图2u为预设的x平面的剖视图。图2uy显示图2u未显示的结构，包括鳍状物219、形成于鳍状物上的栅极介电层231、以及鳍状物219与导电填充层236之间的相对关系。
143.图2u
zd
是鳍状场效晶体管装置结构在中间制造步骤中，沿着z平面(含有图2u中的剖线d-d’的水平平面)的剖视图。在图2u
zd
所用的z平面的位置中，可显示阻挡、盖、或插塞结构252填入较宽的上侧开口部分250a。
144.图2u
ze
是鳍状场效晶体管装置结构在中间制造步骤中，沿着z平面(含有图2u中的剖线e-e’的水平平面)的剖视图。在图2u
ze
所用的z平面的位置中，可显示移除第一虚置层220所留下的较窄下侧开口部分250b以及第三侧壁层218。在一些实施例中，可控制第一虚置层220与第三侧壁层218的相对厚度，以调整下侧开口部分250b与第三侧壁层218的宽度比例，进而提供最终总电容的调整方法。
145.图2v是一些实施例中，在图2u所示的结构进行中间制造步骤之后的鳍状场效晶体管装置结构的剖视图。在图2v中，形成蚀刻停止层254与第一金属间介电层256于晶圆上。接着图案化与蚀刻蚀刻停止层254与第一金属间介电层256，以形成接点开口。接着将金属、多种金属、金属合金、金属硅化物、或上述的组合填入接点开口，以产生源极/漏极接点258与栅极接点260。在一些实施例中，源极/漏极接点258不局限于导电通孔248的上侧表面之上
及/或位于导电通孔248的上侧表面的中心上，而可能偏移并覆盖自对准接点层242的一部分。在一些实施例中，源极/漏极接点258可能覆盖插塞结构252的一部分。
146.图2vy是鳍状场效晶体管装置结构在对应图2v的中间制造步骤中，沿着y平面的剖视图。图2v为预设的x平面的剖视图。图2vy显示图2v未显示的结构，包括鳍状物219、形成于鳍状物上的栅极介电层231、以及鳍状物219与导电填充层236之间的相对关系。
147.图2v
zf
是鳍状场效晶体管装置结构在中间制造步骤中，沿着z平面(含有图2v中的剖线f-f’的水平平面)的剖视图。在图2v
zf
所用的z平面的位置中，可显示移除第一虚置层220之后留下的较窄下侧开口部分250b、第三侧壁层218、与栅极接点260。在一些实施例中，可控制第一虚置层220与第三侧壁层218的相对厚度，以调整下侧开口部分250b与第三侧壁层218的宽度比例，进而提供最终总电容的调整方法。在一些实施例中，第一虚置层220与第三侧壁层218的厚度比例可介于1：3至3：1之间。
148.本技术领域中具有通常知识者可依据图2a至2v
zf
与相关内容详述的制程、步骤、与材料，不需过度实验即可成功实施本发明实施例的方法。关于密封材料，可采用低介电常数的材料如介电常数小于或等于7的材料(比如氧化硅、氮化硅、碳氮化硅、碳化硅、碳氧化硅、碳氮氧化硅、或上述的混合物)，以及高介电常数材料如介电常数大于7的材料(比如氧化铪、氧化锆、氧化锆铝、氧化铪铝、氧化铪硅、氧化铝、或上述的混合物)。
149.类似地，适于形成插塞结构252包括多种硅为主的化合物或锗为主的化合物，比如硅、锗、硼化硅、硼化硅锗、氧化硅、碳氧化硅、或上述的混合物。在一些实施例中，盖层238可为硅化物材料，其形成方法可采用金属如镍、钴、钛、钽、铂、钨、其他贵金属、其他耐火金属、稀土金属、或上述的混合物或合金，以产生高达10nm的硅化物层。导电通孔248采用的一或多种金属可为钨、钌、钴、铜、钛、氮化钛、钽、氮化钽、钼、镍、或上述的组合或合金，且其厚度可高达50nm。类似地，导电材料采用的一或多种金属可为钨、钌、钴、铜、钛、氮化钛、钽、氮化钽、钼、镍、或上述的混合物或合金，且其厚度可高达50nm。
150.形成第三侧壁层218所用的介电鳍状物材料可择自多种高介电常数材料与低介电常数材料。可接受的高介电常数材料包括氧化铪、氧化锆、氧化铪铝、氧化铪硅、氧化铝、或上述的混合物，而可接受的低介电常数材料包括碳氮化硅、碳氧化硅、碳氮氧化硅、或上述的混合物。在一些实施例中，介电鳍状物材料可具有不类似的介电材料的双层结构。第三侧壁层218所用的介电鳍状物材料的上侧部分可为高介电常数材料，而介电鳍状物材料的下侧部分可为低介电常数材料。
151.自对准接点层242可为高介电常数材料(比如氧化铪、氧化锆、氧化铪铝、氧化铪硅、氧化铝、或上述的混合物)，或低介电常数材料如介电常数小于7的材料(比如碳氮化硅、碳氧化硅、碳氮氧化硅、或上述的混合物)。类似地，上述的方法、制程、与材料亦适用于双自对准接点，包括双自对准接点或混合自对准接点的实施例。
152.图3是一些实施例中，制造鳍状场效晶体管装置的方法300的流程图。在一些实施例中，步骤302包括基板的辨识与准备步骤，比如检测损伤与污染、验证掺杂、清洗、及/或其他表面处理，以准备晶圆进行所述步骤。一些实施例一旦确认并准备基板，即可将基板的第一表面分成隔有隔离区的多个主动区，且分隔方法可采用浅沟槽隔离制程或其他合适的隔离方法。
153.一些实施例在步骤304时，可沉积虚置层如多晶硅于基板的至少主动区上。接着采
用硬遮罩(设置为具有对后续蚀刻制程具有抗性的一或多种材料)图案化并蚀刻虚置层，以形成虚置栅极的初始结构。在一些实施例中，步骤304产生的结构通常对应图2a所示的结构。在一些实施例中，图案化步骤包括沉积硬遮罩层如氧化物、氮化物、氮氧化物、及/或上述的组合、形成光阻图案于硬遮罩层上、以集邮遮罩蚀刻移除硬遮罩层的露出部分，以形成抗蚀刻制程的硬遮罩图案。之后以蚀刻制程移除一或多个下方层如虚置层的至少一部分。
154.一些实施例一旦完成虚置栅极，步骤306即暴露晶圆至额外的沉积步骤以形成侧壁层，其可保护虚置栅极的垂直表面以控制主动区中的相邻源极/漏极区的空间。第三侧壁层218所采用至少一材料适于下游制程，且与其他材料具有不同蚀刻特性，足以在后续制程中保留侧壁结构。在一些实施例中，步骤306产生的结构通常对应图2c所示的结构。第一侧壁层的组成可采用高介电常数材料如介电常数大于或等于7的材料(比如氧化铪、氧化锆、氧化铪铝、氧化铪硅、或氧化铝)、低介电常数材料如介电常数小于7的材料(比如碳氮化硅、碳氧化硅、或碳氮氧化硅)、或高介电常数材料与低介电常数材料的组合。在一些实施例中，双层的第一侧壁材料可包含上侧的高介电常数材料层与下侧的低介电常数材料层。在一些实施例中，侧壁层可作为蚀刻后续沉积的虚置层时的蚀刻停止层，端视材料选择而定。
155.一些实施例一旦形成侧壁层，步骤308即形成第一虚置层220，其可采用一或多种硅及/或锗为主的化合物，比如硅、硼化硅、硼化硅锗、氧化硅、碳氧化硅、或上述的混合物。在一些实施例中，步骤308产生的结构通常对应图2d所示的结构。第一虚置层220所用的材料比侧壁层所用的材料更容易蚀刻，因此在后续移除第一虚置层220时，只少量或不明显地劣化或损失第三侧壁层218的材料。在一些实施例中，第一虚置层的厚度可定义气体间隔物的厚度。
156.一些实施例一旦形成第一虚置层220，步骤310即形成栅极结构(通常为多重图案栅极)于基板上以与虚置栅极结构相邻。在一些实施例中，形成多重图案栅极的方法包括沉积一系列导电层，其部分可整合至多重图案栅极结构中。举例来说，导电层可包括背侧抗反射涂层230、导电侧壁层232、导电回蚀刻层234、与导电填充层236。在一些实施例中，移除这些导电层的上侧部分，而残留部分可形成多重图案栅极。在一些实施例中，形成导电的盖层238以覆盖初始导电层如背侧抗反射涂层230、导电侧壁层232、导电回蚀刻层234、与导电填充层236的残留部分，以完成多重图案栅极229。在一些实施例中，步骤308产生的一系列结构通常对应图2l至2m所示的结构。
157.一些实施例一旦形成栅极结构，步骤312即形成第二虚置层，其可采用数种硅及/或锗为主的化合物如硅、硼化硅、硼化硅锗、氧化硅、碳氧化硅、或上述的混合物。在一些实施例中，步骤312产生的结构通常对应图2n所示的结构。接着以回蚀刻等方法移除第二虚置层240的水平部分，以保留第二虚置层的残留部分于第一虚置层220与第三侧壁层218上。在一些实施例中，步骤312产生的结构通常对应图2o所示的结构。如同第一虚置层，第二虚置层的材料选择比第三侧壁层218具有更强的蚀刻性，因此可明显移除第一虚置层220与第二虚置层240而不明显劣化第三侧壁层218的材料。在一些实施例中，第二虚置层240的沉积厚度比第一虚置层220的沉积厚度大，且比第一虚置层220及第三侧壁层218的总厚度大，以产生双区开口。在一些实施例中，双区开口包括上侧区(具有较大开口以用于后续接收容纳插塞材料)与下侧区(包括较窄开口或空间，其维持于移除第一虚置层的一部分之后)。下侧区域中的开口定义气体间隔物的宽度。
158.一些实施例一旦形成第二虚置层240，步骤314即沉积层间介电层于两个相邻虚置栅极结构之间的开放空间中，其厚度足以填入开口并覆盖其他结构。在一些实施例中，步骤314产生的结构通常对应图2p所示的结构。在化学机械研磨或其他合适的平坦化制程之后，其产生的结构通常对应图2q所示的结构。在一些实施例中，形成遮罩与蚀刻遮罩所露出的层间介电层的上侧部分之后，可露出第二虚置层的上侧表面。在一些实施例中，在步骤314之后的结构通常对应图2r所示的结构，其中遮罩开口的较中心部分中所移除的材料量较多。
159.在一些实施例中，步骤316的蚀刻计画接着移除第二虚置层的残留部分。在一些实施例中，移除第二虚置层的残留部分可形成开口，以露出第一虚置层的上侧表面以及侧壁层的至少一部分。
160.在一些实施例中，步骤318的蚀刻计画接着移除第一虚置层的残留部分。移除第一虚置层的残留部分，可延伸移除第二虚置层所形成的开口。在一些实施例中，开口或凹陷的上侧部分大于开口或凹陷的下侧部分。在一些实施例中，第一虚置层与第二虚置层的厚度比例为1：1至1：3，并定义后续形成的气体间隔物的宽度。在一些实施例中，步骤318之后形成的结构可对应图2s所示的结构，其移除第一虚置层与第二虚置层以形成较大上侧部分与较窄下侧部分的双区开口250。
161.在一些实施例中，步骤320接着以密封材料盖住开口。举例来说，密封材料可包含至少一低介电常数的材料及/或至少一高介电常数的材料。低介电常数的材料可为介电常数小于或等于7的材料，包含氧化硅、氮化硅、碳氮化硅、碳化硅、碳氧化硅、或碳氮氧化硅。高介电常数的材料可为介电常数大于7的材料，包含氧化铪、氧化锆、氧化锆铝、氧化铪铝、氧化铪硅、或氧化铝。
162.图4是一些实施例中，电子制程控制系统400的方框图。在此系统的一些实施例中，用于产生对应上述鳍状场效晶体管结构的一些实施例的单元布局图的方法，特别是在rpo结构上添加或取代场板接点的实施方法，可采用电子制程控制系统400。在一些实施例中，电子制程控制系统400为一般目的的电脑装置，其包括硬件处理器402与非暂时性的电脑可读存储媒体404。电脑可读存储媒体404可编码(如存储)电脑程序码406(或指令，比如一组可执行的指令)。以硬件处理器402执行电脑程序码406，至少部分指的是以电子制程控制工具实施此处所述的一部分或所有的方法(比如标注的制程及/或方法)。
163.硬件处理器402可经由总线418电性耦接至电脑可读存储媒体404。硬件处理器402亦可经由总线418电性耦接至输入/输出接口412。网络接口414亦经由总线418电性连接至硬件处理器402。网络接口414连接至网络416，使硬件处理器402与电脑可读存储媒体404可经由网络416连接至外部单元。硬件处理器402设置以执行编码于电脑可读存储媒体404中的电脑程序码406，使电子制程控制系统400能进行一部分或所有的标注制程及/或方法。在一或多个实施例中，硬件处理器402为中央处理器、多工处理器、分布处理系统、特用集成电路、及/或合适的处理器。
164.在一或多个实施例中，电脑可读存储媒体404为电子、磁性、光学、电磁、红外光、及/或半导体系统(或设备或装置)。举例来说，电脑可读存储媒体404包括半导体或固态存储器、磁带、可携电脑磁盘、随机存取存储器、只读存储器、硬盘、及/或光盘。在采用光盘的一或多个实施例中，电脑可读存储媒体404包括只读存储光盘、读写光盘、及/或数字多功能
光盘。
165.在一或多个实施例中，电脑可读存储媒体404可存储电脑程序码406，其设置以使电子制程控制系统400可用于进行部分或所有的标注制程及/或方法，而此执行方式至少部分代表电子制程控制工具。在一或多个实施例中，电脑可读存储媒体404亦存储信息，以利进行部分或所有的标注制程及/或方法。在一或多个实施例中，电脑可读存储媒体404存储制程控制数据408，其包括控制演算法、制程变数与常数、目标范围、设定值、程序控制数据、与实施静态制程控制及/或模型预测控制为主的多种制程控制所用的编码。
166.电子制程控制系统400包括输入/输出接口412。输入/输出接口412耦接至外部电路。在一或多个实施例中，输入/输出接口412包括键盘、键板、鼠标、轨迹球、触控板、触控屏幕、及/或指标指示键，用于传送信息与命令至硬件处理器402。
167.电子制程控制系统400亦包括网络接口414以耦接至硬件处理器402。网络接口414可使电子制程控制系统400通信至网络416，而网络416连接至一或多个其他电脑系统。网络接口414包括无线网络接口如蓝牙、wifi、wimax、gprs、或wcdma，或有线网络接口如乙太网络、usb、或ieee-1364。一或多个实施例在两个或更多电子制程控制系统400中实施一部分或所有的标注制程及/或方法。
168.电子制程控制系统400设置以传送信息至制作工具420并自制作工具420接收信息，且制作工具420包括一或多个离子布植工具、蚀刻工具、沉积工具、涂布工具、冲洗工具、清洁工具、化学机械研磨工具、测试工具、检测工具、传输系统工具、及/或热处理工具。这些工具之后用于进行预定系列的制造步骤，以产生所需的集成电路装置。传送及/或接收的信息包括一或多笔操作数据、参数数据、测试数据、与功能数据，用于控制、监控、及/或评估特定制造制程的执行、进展、及/或完成。制程工具信息存储于电脑可读存储媒体404之中，及/或自电脑可读存储媒体404接收制程工具信息。
169.电子制程控制系统400设置为经由输入/输出接口412接收信息。经由输入/输出接口412接收的信息包括一或多种指令、数据、程序数据、指定层状物厚度、空间距离、结构与层状物的电阻、与结构尺寸的设计规则、制程效能历史、目标范围、设定值、及/或硬件处理器402所处理的其他参数。信息经由总线418转移至硬件处理器402。电子制程控制系统400设置为经由输入/输出接口412接收使用者界面相关的信息。信息存储于电脑可读媒体404中如使用者界面410。
170.在一些实施例中，实施一部分或所有的标注制程及/或方法如由处理器执行的单独存在的软件应用。在一些实施例中，实施一部分或所有的标注制程及/或方法如软件应用(其为额外软件应用的一部分)。在一些实施例中，实施一部分或所有的标注制程及/或方法如软件应用插件。在一些实施例中，实施至少一标注制程及/或方法如软件应用(其为电子制程控制工具的一部分)。在一些实施例中，实施一部分或所有的标注制程及/或方法如电子制程控制工具系统400所用的软件应用。
171.在一些实施例中，实现制程如存储于非暂时性的电脑可读编码媒体中的程序功能。非暂时性的电脑可读记录媒体的例子包括但不限于外部可携及/或内建的存储或存储器单元，比如光盘如数字多功能光盘、磁盘如硬盘、半导体存储器(如只读存储器、随机存取存储器、或存储卡)、或类似物。
172.图5是一些实施例中，集成电路制造系统500的方框图，而与其相关的集成电路制
造流程用于制造集成电路装置，其可改善ssd与epi的轮廓控制。一些实施例依据布局图，可采用制造系统制作(a)一或多个半导体光罩或(b)半导体集成电路的一层中的至少一构件。
173.在图5中，集成电路制造系统500包括实体如设计厂520、光罩厂530、与集成电路制造厂550，其于设计、发展、与制造的循环中及/或与制造集成电路装置560相关的服务中彼此作用，一但完成制造制程以形成多个集成电路装置于晶圆上，可视情况将晶圆送入后段制程580(取决于装置)，以程序化、电性测试、与封装晶圆而得最终集成电路装置产品。包括集成电路制造系统500的多种实体可由通信网络相连。在一些实施例中，通信网络为单一网络。在一些实施例中，通信网络为多种不同网络，比如网内网络与网际网络。
174.通信网络包括有线及/或无线通信频道。实体各自与一或多个其他实体作用，并提供服务至一或多个其他实体及/或自一或多个其他实体接收服务。在一些实施例中，单一大型公司可拥有两个或更多个设计厂520、光罩厂530、与集成电路制造厂。在一些实施例中，两个或更多设计厂520、光罩厂530、与集成电路制造厂550一起存在于共同设施并采用共同资源。
175.设计厂520(或设计团队)产生集成电路设计布局图522。集成电路设计布局图522包括多种几何图案，其设计以用于集成电路装置560。几何图案对应金属层、氧化物层、或半导体层的图案，其可制作集成电路装置560的多种构件。可结合多种层状物以形成多种集成电路结构。
176.举例来说，集成电路设计布局图522的一部分包括多种集成电路结构(比如主动区、栅极、源极与漏极、层间内连线的金属线路或通孔、与接合垫所用的开口)形成于半导体基板(如硅晶圆)中，以及多种材料层位于半导体基板上。设计厂520实施适当的设计程序，以形成集成电路设计布局图522。设计程序包括一或多道逻辑设计、物理设计、或位置与线路。集成电路设计布局图522存在于一或多种数据文件中，其具有几何图案的信息。举例来说，一些实施例的集成电路设计布局图522由gdsii文件格式或dfii文件格式表示。
177.在一些实施例中，由适当方法调整集成电路设计布局图的图案，可比未调整的集成电路设计布局图进一步降低集成电路的寄生电容。调整的集成电路设计布局图，可反映布局图中的导电线路位置改变的结果。此外，一些实施例的调整的集成电路设计布局图，可反映电容隔离结构相关的结构插入集成电路设计布局图。与不具有电容隔离结构位于其中的调整的集成电路设计布局图相较，插入电容隔离结构相关的结构的集成电路设计布局图可进一步降低寄生电容。
178.光罩厂530包括光罩数据准备532与光罩制作544。光罩厂530采用集成电路设计布局图522以制造一或多个光罩545，其可用于依据集成电路设计布局图522制作集成电路装置560的多种层状物。光罩厂530进行光罩数据准备532，其将集成电路设计布局图522转换成代表数据文件。光罩数据准备532提供代表数据文件至光罩制作544。光罩制作544包括光罩写入机。光罩写入机将代表数据文件转换成基板上的影像，而机板可为光罩545或半导体晶圆553。光罩数据准备532操作集成电路设计布局图522，以符合光罩写入机的特性及/或集成电路制造厂550的需求。在图5中，光罩数据准备532与光罩制作544为分开单元。在一些实施例中，光罩数据准备532与光罩制作544可一起视作光罩数据准备。
179.在一些实施例中，光罩数据准备532包括光学邻近修正，其采用微影增进技术以弥补影像错误，比如来自绕射、干涉、其他制程效应、与类似效应所造成的错误。光学邻近修正
可调整集成电路设计布局图522。在一些实施例中，光罩数据准备532更包括解析度增进技术，如离轴照射、次解析度辅助结构、相移光罩、其他合适技术、类似技术、或上述的组合。在一些实施例中，亦可采用反向微影技术，其处理光学邻近修正如反向成像问题。
180.在一些实施例中，光罩数据准备532包括光罩规则检查，其可检查集成电路设计布局图522，比如采用一组光罩产生规则检查光学邻近修正中进行的制程，以考量半导体制造制程中的变化。光罩产生规则含有特定的几何及/或连接限制以确保足够的容许范围。在一些实施例中，光罩规则检查可调整集成电路设计布局图522以弥补光罩制作544时的限制，其撤除光学邻近修正的部分调整以符合光罩产生规则。
181.在一些实施例中，光罩数据准备532包括模拟制程的微影制程检查，其可由集成电路制造厂实施以制造集成电路装置560。微影制程检查依据集成电路设计布局图522模拟此制程，以产生模拟制造的装置如集成电路装置560。微影制程检查模拟中的制程参数，包括集成电路制造循环的多种制程的相关参数、制造集成电路所用的工具的相关参数、及/或制造制程的其他方式。微影制程检查计算多种因子如鸟瞰影像对比、焦点深度、光罩错误增强因子、其他合适因子、类似因子、或上述的组合。一些实施例在微影制程检查产生模拟制造的装置之后，若模拟装置的形状不够接近设计规则的需求，则重复光学邻近修正及/或光罩规则检查以进一步优化集成电路设计布局图522。
182.应理解光罩数据准备532的上述说明已简化以求清楚说明。在一些实施例中，光罩数据准备532包括额外结构如逻辑步骤以依据制造规则调整集成电路设计布局图522。此外，在光罩数据准备532时对集成电路设计布局图522进行的制程，可由多种不同顺序执行。
183.在光罩数据准备532之后与光罩制作544时，可依据调整的集成电路设计布局图522制作光罩545或一组光罩545。在一些实施例中，光罩制作544包括依据集成电路布局图522进行一或多道微影曝光。在一些实施例中，依据调整的集成电路设计布局图522，采用电子束或多道电子束的机制形成图案于光罩545上。光罩545的形成方法可为多种技术。在一些实施例中，光罩545的形成方法采用二元技术。在一些实施例中，光罩图案包括不透明区与透明区。可采用射线源如紫外线以曝光涂布于晶圆上的影像敏感材料层(如光阻)，不透明区可阻挡射线束，而透明区可穿透射线束。在一例中，二元光罩版本的光罩545包括透明基板(如熔融石英)，以及不透明材料(如铬)涂布于二元光罩的不透明区中。
184.在另一例中，光罩545的形成方法采用相移技术。在相移光罩版本的光罩545中，形成于相移光罩上的图案中的多种结构设置为具有适当的相位差，以增进解析度与成像品质。在多种例子中，相移光罩为衰减式相移光罩或交错式相移光罩。光罩制作544所产生的光罩可用于多种制程中。举例来说，此光罩用于离子布植制程以形成多个掺杂区于半导体晶圆553中、用于蚀刻制程以形成多种蚀刻区于半导体晶圆553中、及/或用于其他合适制程。集成电路制造厂550包括晶圆制作552。集成电路制造厂550为集成电路制作业务，其包括制作多种不同集成电路产品所用的一或多个制造代工厂。在一些实施例中，集成电路制造厂550为半导体代工厂。举例来说，制造代工厂用于多个集成电路产品的前段制程，第二制造代工厂提供集成电路产品的内连线与封装所用的后段制程，而第三制造代工厂可提供代工厂业务所用的其他服务。
185.晶圆制作552包括形成图案化的遮罩材料层于半导体基板上，其组成包括遮罩材料如一或多层的光阻、聚酰亚胺、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、或上述的组
合。在一些实施例中，光罩545包括单层的光罩材料。在一些实施例中，光罩545包括多层的光罩材料。
186.在一些实施例中，曝光遮罩材料至照射源以图案化遮罩材料。在一些实施例中，照射源为电子束源。在一些实施例中，照射源为发光的灯源。在一些实施例中，光为紫外光。在一些实施例中，光为可见光。在一些实施例中，光为红外光。在一些实施例中，照射源放射不同光(如紫外光、可见光、及/或红外光)的组合。
187.在光罩图案化步骤之后，可蚀刻遮罩未覆盖的区域(如图案的开放区中的鳍状物)，以调整露出区域中的一或多个结构的尺寸。在一些实施例中，蚀刻可采用等离子体蚀刻或液体化学蚀刻溶液。液体化学蚀刻溶液的化学剂可包括柠檬酸、过氧化氢、硝酸、硫酸、氯化氢、醋酸、氢氟酸、缓冲氢氟酸、磷酸、氟化铵、氢氧化钾、乙二铵邻苯二酚、氢氧化四甲基铵、或上述的组合。
188.在一些实施例中，蚀刻制程为干蚀刻或等离子体蚀刻制程。等离子体蚀刻基板材料的制程采用电磁场激发含氢反应气体，使其解离成离子。举例来说，反应或蚀刻气体包括四氟化碳、六氟化硫、三氟化氮、氯气、二氟二氯化碳、四氯化硅、三氯化硼、或上述的组合，但亦可理解其他半导体材料的蚀刻剂气体亦属本发明实施例的范畴。依据本技术领域已知的等离子体蚀刻法，改变电磁场或固定偏压以加速离子使其撞击露出的材料。
189.在一些实施例中，蚀刻制程包括将功能区中的露出结构置于含氧环境中，以氧化露出结构的外侧部分，接着以化学修整制程如上述的等离子体蚀刻或液体化学蚀刻移除氧化的材料，并留下调整的结构。在一些实施例中，氧化之后进行化学修整，可对露出的材料提供较大的尺寸选择性，并在制造制程时减少意外的材料移除。在一些实施例中，露出的结构包括鳍状场效晶体管的鳍状结构，而鳍状物埋置于覆盖鳍状物侧壁的介电支撑媒介中。在一些实施例中，功能区的鳍状物的露出部分为高于介电支撑媒介的上表面的鳍状物的上表面与侧壁，其中介电支撑媒介凹陷至低于鳍状物的上表面，但仍覆盖鳍状物侧部的下侧部分。
190.集成电路制造厂550采用光罩厂530所制作的光罩545以制作集成电路装置560。因此集成电路制造厂550至少间接采用集成电路设计布局图522以制作集成电路装置560。在一些实施例中，集成电路制造厂550采用光罩545以形成集成电路装置560。在一些实施例中，集成电路制作方法包括至少间接地依据集成电路设计布局图522进行一或多道微影曝光。半导体晶圆553包括硅基板或其他合适的基板，其具有材料层形成其上。半导体晶圆553更包括一或多个掺杂区、介电结构、多层内连线、或类似物(形成于后续的制作步骤)。
191.图6是一些实施例中，定义于晶圆厂、前段制程、或代工厂中的多种制程部门的图式，其设置以依据图4(特别是制程控制数据408与制作工具420)及图5(特别是晶圆制作552)的一些实施例制造集成电路装置。前段制程的集成电路装置的制造方法所用的制程部门，通常包含晶圆传输步骤602以移动及/或暂存晶圆于多种制程部门之间。在一些实施例中，晶圆传输步骤可整合至图4钟用于提供制程控制步骤的电子制程控制系统，以确保即时处理晶圆并将其传输至对应的制程流程所确认的适当制程部门。
192.在一些实施例中，电子制程控制系统亦可提供定义的制程设备适当操作所用的品质保证与参数数据及/或控制。在一些实施例中，半导体制造工厂的多种制程部门可由晶圆传输步骤602连线，其设置为输送经援至正确部门。举例来说，这些部门包括施加、曝光、与
显影光阻的光微影步骤604、在多种设置的设备中施加湿及/或干蚀刻剂至晶圆以移除形成于晶圆上的一或多种材料的一部分的蚀刻步骤606、以及调整晶圆的选定区域的掺杂及/或结晶形貌的离子布植步骤608。
193.额外部门可包括清洁/剥除步骤610以移除光阻及/或其他污染或碎片，化学机械研磨步骤612以移除一或多种材料的上侧部分而提供较平坦的表面(适用于后续制程)，外延成长步骤614以沉积或成长额外材料于晶圆的选定区域中，沉积步骤616以沉积新的一或多种材料的层状物于晶圆表面上，以及热处理618以成长新材料层(如氧化物或氮化物)、缓解布值损伤、及/或改变晶圆中的区域的掺质轮廓。
194.集成电路制造系统与集成电路制造流程的额外细节，可参考美国专利us9256709(2016/2/9授权)、美国早期公开us2015/0278429(2015/10/1公开)、美国早期公开us2014/0040838(2014/2/6公开)、与美国专利us 7260442(2007/8/21授权)。
195.特定相关尺寸已标示于图7a、图7by(图7a所示的鳍状场效晶体管的y平面的垂直剖视图，其沿着含剖线f-f'的平面)、以及图7c
zf
(图7by所示的鳍状场效晶体管装置的水平z平面的剖视图，其沿着含剖线f-f'的平面)，包含这些实施例中的气体间隔物宽度1、气体间隔物深度2、密封材料厚度3、密封材料宽度4、金属栅极高度5、自对准接点材料高度6、l形的低介电常数间隔物厚度7、切割金属栅极宽度8、鳍状场效晶体管的鳍状物宽度9、主动区之间的空间10、密封材料宽度11、与纳米片对的数目，其中多个纳米片取代单一鳍状结构。
196.采用现有设计与制造制程的相关尺寸所用的目标值，如表1所示。
197.表1
[0198][0199][0200]
若偏离这些尺寸的目标值，可能会劣化最终集成电路装置的良率、效能、及/或可
信度。举例来说，气体间隔物宽度1的变化会影响栅极的电容，而栅极电容的变化会造成受影响的晶体管的切换速度产生不想要的变化。气体间隔物深度2的变化会影响栅极电容，而栅极电容的变化会造成受影响的晶体管的切换速度产生不想要的变化。密封材料厚度3的变化会影响密封的耐久度，且在一些实施例中造成气体间隔物深度2产生不想要的变化。密封材料宽度4与11的变化会影响侧壁层的覆盖率，并干扰后续沉积的层状物。金属栅极高度5的变化会造成受影响的晶体管具有不想要的电流变化，而栅极电容的变化会造成受影响的晶体管的切换速度产生不想要的变化。此外，自对准接点材料高度6的变化会造成覆盖问题、复杂的制程、或存在于膜状物中的空洞。l形的低介电常数间隔物厚度7的变化会影响栅极电容，而栅极电容的变化会造成受影响的晶体管的切换速度产生不想要的变化。切割金属栅极宽度8的变化会影响栅极电流与栅极电容，其会造成受影响的晶体管的效能产生不想要的变化。鳍状场效晶体管的鳍状物宽度9的变化会影响栅极电流与栅极电容，其会造成受影响的晶体管的效能产生不想要的变化。主动区之间的空间10的变化会影响隔离程度，其会造成受影响的晶体管的漏电流产生不想要的变化。此外，取代鳍状结构所用的纳米片数目变化中，若采用数目过多的纳米片会使制程复杂化，若采用数目不足的纳米片则无法充分达到纳米片结构的优点。一般而言，特定设计规则及/或制造制程的具体设定所定义的参数、尺寸、及/或相对值的目标范围变化或偏离，可能负面影响最终半导体装置的良率、可信度、及/或效能。
[0201]
在一些实施例中，半导体装置的制造方法包括形成第一虚置栅极与第二虚置栅极于半导体基板上；沉积侧壁层于第一虚置栅极与第二虚置栅极上；沉积第一虚置间隔物层于侧壁层上；沉积第一层间介电层于第一虚置间隔物层上；移除第一层间介电层、第一虚置间隔物层、与侧壁层的上侧部分，以形成第一层间介电层的残留部分、第一虚置间隔物层的残留部分、与侧壁层的残留部分；移除第一虚置栅极与第二虚置栅极的第一部分，以形成第一残留虚置栅极与第二残留虚置栅极；移除第一虚置间隔物层的残留部分的部分以形成具有高度ds
h1
与宽度ds
w1
的多个第一虚置间隔物，并移除侧壁层的残留部分的部分以形成具有侧壁高度sw
h1
与侧壁宽度sw
w1
的多个侧壁，其中第一残留虚置栅极、第二残留虚置栅极、第一虚置间隔物、与侧壁的上表面共平面；移除第一残留虚置栅极与第二残留虚置栅极，以开启半导体基板的多个露出区；形成栅极结构于半导体基板的露出区之上以及侧壁之间，且栅极结构的高度gs
h1
小于侧壁高度sw
h1
；沉积第二虚置层；移除第二虚置层的第一部分，以形成多个第二虚置间隔物于第一虚置间隔物上，且第二虚置间隔物具有高度ds
h2
与宽度ds
w2
；沉积第一自对准接点层；移除第一自对准接点层的上侧部分，以露出第一层间介电层的残留部分的上侧表面；移除第一层间介电层的残留部分与第一自对准接点层的额外部分，以露出第二虚置间隔物的上侧表面；移除第二虚置间隔物，以定义具有上侧凹陷深度ur
d1
与上侧凹陷宽度urw1的上侧凹陷，并露出第一虚置间隔物的上侧表面；移除第一虚置间隔物以定义具有下侧凹陷深度lr
d1
与下侧凹陷宽度lr
w1
的下侧凹陷；以及形成插塞于上侧凹陷中以盖住下侧凹陷并定义气体间隔物，且气体间隔物具有间隔物深度sp
d1
与间隔物宽度sp
w1
。
[0202]
在一些其他实施例中，sp
d1
大于或等于gs
h1
，ds
w2
大于ds
w1
，sw
h1
大于ds
h1
，ds
w2
大于或等于ds
w1
加上sww1，或ur
w1
大于或等于lr
w1
。
[0203]
一些其他实施例可包括一或多个额外步骤，包括设置第一虚置间隔物层的残留部
分作为回蚀刻遮罩，以保护侧壁层的残留部分的预定水平部分；露出侧壁的上侧表面时即中止移除第二虚置间隔物(侧壁作为第二虚置间隔物移除步骤的蚀刻停止表面)；或形成栅极结构的步骤包括形成多重图案栅极结构。在一些实施例中，形成多重图案栅极结构的步骤包括沉积背侧抗反射涂层；沉积导电侧壁层；沉积导电回蚀刻层；以及沉积导电填充层。
[0204]
在一些实施例中，半导体装置的制造方法包括形成虚置栅极以延伸于鳍状结构上；沿着虚置栅极的侧壁沉积侧壁层；沉积第一虚置层于侧壁层上；移除虚置栅极；沉积多重图案栅极(比如沉积于移除虚置栅极所留下的区域中)；沉积第二虚置层于第一虚置层上；移除第一虚置层与第二虚置层以定义开口，其中开口的上侧部分具有第一宽度，而开口的下侧部分具有第二宽度，且第二宽度小于第一宽度；以及沉积密封材料于开口的上侧部分中，以形成盖层而定义气体间隔物的上侧边界。
[0205]
一些其他实施例符合的一或多个条件包括：确保多重图案栅极的高度小于开口的下侧部分的高度，及/或在相同蚀刻条件下的侧壁层的蚀刻速率小于或等于第一虚置间隔物的蚀刻速率的20％。
[0206]
一些其他实施例可包含一或多个额外步骤，包括沉积导电盖层于多重图案栅极上，形成源极/漏极区以与多重图案栅极相邻且分开；形成通孔结构于源极/漏极区上；沉积金属间介电层于通孔结构上；形成接点以穿过金属间介电层至通孔结构的上表面；并选择侧壁层的材料，使其为硅、锗、硼化硅、硼化硅锗、氧化硅、碳氧化硅、或上述的混合物。在一些实施例中，接点延伸超出通孔结构并延伸至侧壁层的上侧表面。
[0207]
在一些实施例中，半导体装置包括多重图案栅极结构，具有栅极结构高度gs
h1
；侧壁，形成于栅极结构的至少两侧上；气体间隔物，与侧壁相邻且具有高度as
h1
与宽度as
w1
；以及盖层，密封气体间隔物，其中盖层具有高度c
h1
与宽度c
w1
，其中as
h1
大于gs
h1
，且c
w1
大于as
w1
。在一些实施例中，多重图案栅极结构为金属栅极结构，及/或侧壁具有垂直部分以及自垂直部分的下侧部分延伸的水平部分(以形成l形结构)，其中水平部分延伸越过并定义气体间隔物的下侧边界。
[0208]
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。