一种测试存储器地址保持时间的方法、装置、设备及介质

1.本发明涉及集成电路领域，尤其涉及一种测试存储器地址保持时间的方法、装置、设备及介质。


背景技术：

2.随着信息时代的发展，sram(static random-access memory，静态随机存取存储器)的应用范围越来越广，随之而来对存储器相关参数的测试要求也越来越高。目前sram存储器电路常见的测试包括：dc(direct current，直流)参数、ac(alternating current，交流)参数、功能测试。其中，ac交流参数测试包含参数较多，如传输延时时间、建立/保持时间、工作频率、寻址存取时间等。此外，地址保持时间参数作为sram电路关键交流参数之一，其意义在于在当前地址对应存储单元写周期内，地址信号需要在写读控制信号或片选信号终止后的一段时间内保持不变，避免数据误写入下一个地址对应的存储单元。
3.在研发测试阶段，若测试出地址保持时间参数数值，传统方法需要先在全地址对应的存储单元中写入背景数据，后再依次对每个地址对应的存储单元进行写背景反码数据及读取存储单元数据的操作。
4.但本技术发明人在实现本技术实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：1、现有能够测试出地址保持时间具体数值的测试方案的测试向量需要遍历全地址存储单元。若一款sram存储器的地址线共n条，则该存储器全地址遍历共2n个存储单元，对全地址存储单元先写入背景数据后再对每一个地址对应的存储单元进行写、读操作等共需要3
×2n
个测试周期。随着存储器容量的增大及地址管脚数目的增多，采用该方法进行测试时，测试向量开发工作量较大，且测试耗时时间较长，不适用于生产测试。2、测试出具体数值的方法需要读取各存储单元内存储数据进行数据对比验证，由于两个存储单元之间地址已完成翻转，因此实际测试出的并不是严格意义上的地址保持时间。


技术实现要素：

5.本技术实施例通过提供一种测试存储器地址保持时间的方法、装置、设备及介质，解决了现有技术中测试工作量巨大及数据结果不准确的技术问题，实现了提高了测试效率以及准确率的技术效果。
6.一方面，本技术通过本技术的一实施例提供如下技术方案：
7.一种测试存储器地址保持时间的方法，包括：
8.确定存储器固定存储单元模块及参考存储单元；
9.编写地址保持时间测试向量；
10.运行所述地址保持时间测试向量，确定地址保持时间数据；
11.对所述地址保持时间数据进行修正。
12.优选地，所述确定存储器固定存储单元模块及参考存储单元，包括：
13.选取地址线端口电平全为“0”的存储单元为第一参考存储单元；
14.依次选取仅一根地址线端口电平为“1”且其他地址线端口为“0”的存储单元为第一存储模块；
15.选取地址线端口电平全为“1”的存储单元为第二参考存储单元；
16.依次选取仅一根地址线端口电平为“0”且其他地址线端口为“1”的存储单元为第二存储模块。
17.优选地，所述编写地址保持时间测试向量，包括：
18.向所述第一存储单元模块及所述第一参考存储单元中写入背景数据，然后读取所述第一参考存储单元的数据；
19.执行第一预设步骤，所述第一预设步骤包括：向所述第一存储模块中的任一目标存储单元写入背景反码数据，然后读取所述目标存储单元内的数据，最后跳变回所述第一参考存储单元，并读取所述第一参考存储单元内的数据；
20.依次对所述第一存储模块中的所有存储单元执行所述第一预设步骤；
21.向所述第二存储单元模块及所述第二参考存储单元中写入背景数据，然后读取所述第二参考存储单元的数据；
22.执行第二预设步骤，所述第二预设步骤包括：向所述第二存储模块中的目标存储单元写入背景反码数据，然后读取所述目标存储单元内的数据，最后跳变回所述第二参考存储单元，并读取所述第二参考存储单元内的数据；
23.依次对所述第二存储模块中的所有存储单元执行所述第二预设步骤。
24.优选地，所述确定测试地址保持时间数据，包括：
25.确定地址信号跳变时间与写读控制端口跳变沿之间的初始时间间隔，
26.确定从所述参考存储单元读取到的数据是否为所述背景反码数据，以及从目标存储单元读取的数据是否为所述背景数据；
27.以步进的方式逐步减小所述初始时间间隔，重复运行测试向量，当任一存储单元读取到的数据与对应写入的背景数据不一致时，此时的时间间隔为地址保持时间。
28.优选地，测试写终止后地址保持时间，包括：
29.写入所述背景数据时，写读控制端口、片选/使能控制端口的电平等均为写有效状态；
30.写入所述背景反码数据时，写读控制管脚先保持一定脉冲宽度的写有效，然后跳变至写禁止状态，其他控制管脚均为写有效电平。
31.优选地，测试允许终止后地址保持时间，包括：
32.写入所述背景数据时，写读控制端口、片选/使能控制端口的电平等均为写有效状态；
33.写入所述背景反码数据时，片选/使能控制管脚先保持一定脉冲宽度的写有效，后跳变至片选/使能为禁止状态，其他控制管脚均为写有效电平。
34.优选地，所述对所述地址保持时间数据进行修正，包括：
35.测量地址管脚由第一状态到第二状态的时间间隔，确定补偿时间；
36.将所述地址保持时间数据减去所述补偿时间，得出修正后的地址保持时间数据。
37.第二方面，本技术通过本技术的一实施例，提供如下技术方案：
38.一种测试存储器电路地址保持时间的装置，包括：
39.选取单元，用于确定存储器固定存储单元模块及参考存储单元；
40.编写单元，用于编写地址保持时间测试向量；
41.处理单元，用于运行所述地址保持时间测试向量，确定地址保持时间数据；
42.校正单元，用于对所述地址保持时间数据进行修正。
43.优选地，所述选取单元，还用于：
44.选取地址线端口电平全为“0”的存储单元为第一参考存储单元；
45.依次选取仅一根地址线端口电平为“1”且其他地址线端口为“0”的存储单元为第一存储模块；
46.选取地址线端口电平全为“1”的存储单元为第二参考存储单元；
47.依次选取仅一根地址线端口电平为“0”且其他地址线端口为“1”的存储单元为第二存储模块。
48.优选地，所述编写单元，还用于：
49.向所述第一存储单元模块及所述第一参考存储单元中写入背景数据，然后读取所述第一参考存储单元的数据；
50.执行第一预设步骤，所述第一预设步骤包括：向所述第一存储模块中的任一目标存储单元写入背景反码数据，然后读取所述目标存储单元内的数据，最后跳变回所述第一参考存储单元，并读取所述第一参考存储单元内的数据；
51.依次对所述第一存储模块中的所有存储单元执行所述第一预设步骤；
52.向所述第二存储单元模块及所述第二参考存储单元中写入背景数据，然后读取所述第二参考存储单元的数据；
53.执行第二预设步骤，所述第二预设步骤包括：向所述第二存储模块中的目标存储单元写入背景反码数据，然后读取所述目标存储单元内的数据，最后跳变回所述第二参考存储单元，并读取所述第二参考存储单元内的数据；
54.依次对所述第二存储模块中的所有存储单元执行所述第二预设步骤。
55.优选地，所述处理单元，还用于：
56.确定地址信号跳变时间与写读控制端口跳变沿之间的初始时间间隔，
57.确定从所述参考存储单元读取到的数据是否为所述背景反码数据，以及从目标存储单元读取的数据是否为所述背景数据；
58.以步进的方式逐步减小所述初始时间间隔，重复运行测试向量，当任一存储单元读取到的数据与对应写入的背景数据不一致时，此时的时间间隔为地址保持时间。
59.优选地，所述处理单元，还用于：
60.写入所述背景数据时，写读控制端口、片选/使能控制端口的电平等均为写有效状态；
61.写入所述背景反码数据时，写读控制管脚先保持一定脉冲宽度的写有效，然后跳变至写禁止状态，其他控制管脚均为写有效电平。
62.优选地，所述处理单元，还用于：
63.写入所述背景数据时，写读控制端口、片选/使能控制端口的电平等均为写有效状态；
64.写入所述背景反码数据时，片选/使能控制管脚先保持一定脉冲宽度的写有效，后
跳变至片选/使能为禁止状态，其他控制管脚均为写有效电平。
65.优选地，所述校正单元，还用于：
66.测量地址管脚由第一状态到第二状态的时间间隔，确定补偿时间；
67.将所述地址保持时间数据减去所述补偿时间，得出修正后的地址保持时间数据。
68.第三方面，本技术通过本技术的一实施例，提供如下技术方案：
69.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现第一方面所述的步骤。
70.第四方面，本技术通过本技术的一实施例，提供如下技术方案：
71.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面所述的步骤。
72.本技术实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
73.本发明实施例中公开了一种测试存储器地址保持时间的方法、装置、设备及介质，所述方法包括通过编写地址保持时间测试向量，可以减少测试的工作量。然后通过运行所述地址保持时间测试向量，可以确定地址保持时间数据。并且对所述地址保持时间数据进行修正，可以使得测量的结果更加准确。解决了现有技术中测试工作量巨大及数据结果不准确的技术问题，实现了提高了测试效率以及准确率的技术效果。
附图说明
74.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
75.图1为本发明实施例中一种测试存储器地址保持时间的方法的流程图；
76.图2为本发明实施例中地址线ax状态到av状态的示意图；
77.图3为本发明实施例中单根地址线ax状态到av状态的示意图；
78.图4为本发明实施例中写入背景数据时序时序图；
79.图5为本发明实施例中写终止后地址保持时间t
whax
测试时序示意图；
80.图6为本发明实施例中允许终止后地址保持时间t
efax
测试时序示意图；
81.图7为本发明实施例中单根地址线电平由高到低翻转时的ax状态至av状态示意图；
82.图8为本发明实施例中单根地址线电平由低到高翻转时的ax状态至av状态示意图；
83.图9为本发明实施例中一种测试存储器电路地址保持时间的装置结构图；
84.图10为本发明实施例中一种电子设备的结构图；
85.图11为本发明实施例中一种计算机可读存储介质的结构图。
具体实施方式
86.本技术实施例通过提供一种测试存储器地址保持时间的方法、装置、设备及介质，解决了现有技术中测试工作量巨大及数据结果不准确的技术问题，实现了提高了测试效率
以及准确率的技术效果。
87.本技术实施例的技术方案为解决上述技术问题，总体思路如下：
88.一种测试存储器地址保持时间的方法，包括：确定存储器固定存储单元模块及参考存储单元；编写地址保持时间测试向量；运行所述地址保持时间测试向量，确定地址保持时间数据；对所述地址保持时间数据进行修正。
89.为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
90.首先说明，本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
91.实施例一
92.具体来讲，如图1所示，本技术实施例提供了一种测试存储器地址保持时间的方法，包括：
93.步骤s110，确定存储器固定存储单元模块及参考存储单元。
94.步骤s120，编写地址保持时间测试向量。
95.步骤s130，运行所述地址保持时间测试向量，确定地址保持时间数据。
96.步骤s140，对所述地址保持时间数据进行修正。
97.对于存储器电路，如图2所示，存储器电路在不同存储单元a1至a2的切换过程中一般会有多根地址线电平发生跳变。任意一根翻转最快的地址线(如图2中的左边虚线地址线)电平由原始电平进入中间电平开始表示表示进入ax状态，而翻转最慢的地址线(如图2中的右边虚线地址线)电平跳变至下个存储单元有效电平时的时间为av，此时完成了存储单元a1与a2之间的切换。
98.根据静态随机存储器(static random access memory，sram)各输入端口的工作原理，假设一款sram只有一条地址线a1，单根地址线跳变过程中的ax及av状态如图3所示。当地址线a1开始跳变进入ax状态时，nwe保持低电平(写状态)，地址线a1即使已经进入ax状态，也不影响数据对存储单元a1的写入，直到地址线a1由ax状态跳变为av状态，存储单元才发生改变，变为a2，数据开始写入a2单元。在地址保持时间测试中需要对存储单元存储数据进行读操作验证方能确定地址线a1的跳变点，所以实际测试到的地址保持时间为av状态到wh的跳变时间，而非ax状态。
99.本技术首先选取sram存储器的固定地址对应的存储单元及相应的参考存储单元作为目标存储单元；然后编写测试向量对目标存储单元进行写读操作；根据具体测试参数进行时序设置，以步进的方式测试出存储器各地址线的保持时间测试值；最后通过对测试值数据进行修正，得到准确的地址保持时间。
100.下面结合具体实施例，并参照附图，对本发明进一步详细说明：
101.举例来讲，被测对象为cypress半导体公司生产的128k
×
8位的sram产品cy7c109，该sram共有17条地址线，分别为a0、a2
…
a16，地址线组统称为addr，片选使能端为nce1、ce2，写读控制端口为nwe，数据输入输出端口共8个，分别为io0、io1
…
io7，统称为io。
102.首先，确定存储器固定存储单元模块及参考存储单元，具体执行以下步骤。
103.a1.选取地址端口分别00000000000000000的存储单元为参考存储单元0。
104.a2.依次选取仅一根地址线端口电平为“1”，其他地址线端口电平为“0”的存储单元，记做addr1～addr17，统称为存储单元模块1。
105.a3.选取地址端口分别为11111111111111111的存储单元为参考存储单元1。
106.a4.依次选取仅一根地址线端口电平为“0”，其他地址线端口电平为“1”的存储单元，记做addr18～addr34，统称为存储单元模块2。
107.接下来，编写编写地址保持时间测试向量，具体执行以下步骤。
108.步骤b1.向存储单元模块1及参考存储单元00000000000000000中写入背景数据0x55。
109.步骤b2.读取参考存储单元00000000000000000的存储数据。
110.步骤b3.从地址模块1中的存储单元addr1开始，写入0xaa，后读取该存储单元内的存储数据。
111.步骤b4.跳变回参考存储单元00000000000000000并读数据。
112.步骤b5.依次向存储单元addr1～addr17步骤b3～b4操作。
113.步骤b6.向存储单元模块2及参考存储单元11111111111111111中写入背景数据0xaa。
114.步骤b7.读取参考存储单元11111111111111111的存储数据。
115.步骤b8.从地址模块2中的存储单元addr18开始写入0x55，后读取该存储单元内数据。
116.步骤b9.跳变回参考存储单元11111111111111111并读数据。
117.步骤b10.依次向存储单元addr18～addr34进行步b8、b9操作。
118.其中，以上测试向量共140条。
119.再下来，运行所述地址保持时间测试向量，确定地址保持时间数据。其中，地址保持时间数据包括写终止后地址保持时间t
whax
数据和允许终止后地址保持时间t
efax
数据。
120.对于写终止后地址保持时间t
whax
的测试，具体执行以下步骤。
121.c1.设置步骤b1、b6写背景数据的时序为正常写时序(new、nce为低电平)，如图4所示。
122.c2.设置步骤b3、b8的写操作中nwe先保持一定脉冲宽度的写有效，后跳变至写禁止状态，其他控制管脚均为写有效电平，如图5所示。设置地址信号跳变时间与nwe跳变沿之间的时间间隔t初始值为5ns。
123.c3.运行步骤b中的测试向量，对比步骤b3读取的数据是否为0x55，b8读出的数据是否为0xaa。
124.c4.以步进的方式逐步减小时间间隔t，重复运行测试向量，当任一存储单元读取到的数据与对应写入的背景数据不一致时，此时的时间间隔t记做t
wha“x”。
125.对于允许终止后地址保持时间t
efax
的测试，具体执行以下步骤。
126.d1.设置步骤b1、b6中写背景数据的时序为时序为正常写时序。
127.d2.设置步骤b3、b8的写操作中nce管脚先保持一定脉冲宽度的写有效，后跳变至使能禁止状态，其他控制管脚均为写有效电平，如图6所示。设置地址信号跳变时间与nce跳变沿之间的时间间隔t的初始值为5ns。
128.d3.运行步骤b中的测试向量，对比步骤b3读取的数据是否为0x55，b8读出的数据
是否为0xaa。
129.d4.以步进的方式逐步减小时间间隔t，重复运行测试向量，当任一存储单元读取到的数据与对应写入的背景数据不一致时，此时的时间间隔t记做t
efa“x”。
130.最后，对所述地址保持时间数据进行修正。
131.在具体实施过程中，根据此款sram输入高低电平v
ih
/v
il
电压值大小，使用示波器量地址管脚由ax状态到av状态的时间间隔，将该时间记做
△
t。图7、图8分别显示了单根地址线电平由高到低及由低到高跳变的情况。其中，修正后的地址保持时间的公式如下：
132.写终止后地址保持时间t
whax
＝t
wha“x”‑△
t
133.允许终止后地址保持时间t
efax
＝t
efa“x”‑△
t
134.实施例二
135.基于同一发明构思，如图9所示，本实施例提供了一种测试存储器电路地址保持时间的装置900，包括：
136.选取单元910，用于确定存储器固定存储单元模块及参考存储单元；
137.编写单元920，用于编写地址保持时间测试向量；
138.处理单元930，用于运行所述地址保持时间测试向量，确定地址保持时间数据；
139.校正单元940，用于对所述地址保持时间数据进行修正。
140.由于本实施例所介绍的测试存储器电路地址保持时间的装置为实施本发明实施例中测试存储器电路地址保持时间的方法所采用的装置，故而基于本发明实施例中所介绍的测试存储器电路地址保持时间的方法，本领域所属技术人员能够了解本实施例的测试存储器电路地址保持时间的装置的具体实施方式以及其各种变化形式，所以在此对于该测试存储器电路地址保持时间的装置如何实现本发明实施例中的方法不再详细介绍。只要本领域所属技术人员实施本发明实施例中测试存储器电路地址保持时间的方法所采用的装置，都属于本发明所欲保护的范围。
141.实施例三
142.基于同一发明构思，如图10所示，本实施例提供了一种电子设备，包括存储器1010、处理器1020及存储在存储器1010上并可在处理器1020上运行的计算机程序1011，所述处理器1020执行所述计算机程序1011时实现以下步骤：
143.确定存储器固定存储单元模块及参考存储单元；编写地址保持时间测试向量；运行所述地址保持时间测试向量，确定地址保持时间数据；对所述地址保持时间数据进行修正。
144.由于本实施例所介绍的电子设备为实施本技术实施例中测试存储器地址保持时间的方法所采用的电子设备，故而基于本技术实施例中所介绍的测试存储器地址保持时间的方法，本领域所属技术人员能够了解本实施例的电子设备的具体实施方式以及其各种变化形式，所以在此对于该电子设备如何实现本技术实施例中的方法不再详细介绍。只要本领域所属技术人员实施本技术实施例中测试存储器地址保持时间的方法所采用的电子设备，都属于本技术所欲保护的范围。
145.实施例四
146.基于同一发明构思，如图11所示，本实施例提供了一种计算机可读存储介质1100，其上存储有计算机程序1110，所述计算机程序1110被处理器执行时实现以下步骤：
147.确定存储器固定存储单元模块及参考存储单元；编写地址保持时间测试向量；运行所述地址保持时间测试向量，确定地址保持时间数据；对所述地址保持时间数据进行修正。
148.上述本技术实施例中的技术方案，至少具有如下的技术效果或优点：
149.1、在本技术实施例中，由于通过选取存储器的存储单元模块及对应的参考存储单元，在大幅度减小测试向量的基础上较全面地覆盖了各地址线由低电平跳变至高电平及由高电平跳变至低电平两种状态下的翻转状态，保证地址保持时间参数测试的全面性。若一款sram地址线个数为n，该方案的测试向量仅需4(2n 1)行，大大节省了测试程序中的向量开发时间，提高了测试效率。
150.2、在本技术实施例中，通过对所述地址保持时间数据进行修正，补偿地址线ax至av的之间的时间间隔，通过数据修正能够得到准确的地址保持时间参数。
151.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
152.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。