一种芯片承载台及封装盒的制作方法

1.本技术属于量子芯片技术领域，特别是一种芯片承载台及封装盒。


背景技术：

2.量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子芯片是量子计算机的核心部件，量子芯片是将量子线路集成在基片上，进而承担量子信息处理的功能。为实现量子芯片上各电路元件的高密度连接，量子芯片常在衬底的正面和背面制作电路元件，通过在衬底上打孔并填充导电材料形成导电通孔，使正面电路和背面电路实现互连，这即是基于硅通孔(through silicon via，tsv)的集成技术。
3.当需要对芯片进行检测或封装等操作时，需要将芯片置于芯片承载台上，然而，基于硅通孔技术制得的量子芯片的正面和背面均具有电路元件，采用现有的芯片承载台承载芯片时，会损伤芯片上的电路元件，从而对量子芯片造成不可逆的损害，影响量子芯片的性能。
4.需要说明的是，公开于本技术背景技术部分的信息仅仅旨在加深对本技术一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。


技术实现要素：

5.本技术的目的是提供一种芯片承载台，以解决现有技术中的不足，它提供了一种能够架空芯片的芯片承载台，以保护芯片上的电路元件不受损坏。
6.本技术的一个实施例提供了一种芯片承载台，包括：
7.用于承载芯片的承载台本体，所述芯片朝向所述承载台本体的一面具有电路元件；
8.设于所述承载台本体和所述芯片之间的支撑元件，用于架空所述芯片以使所述电路元件不与所述承载台本体相接触。
9.如上所述的芯片承载台，其中，所述支撑元件不与所述电路元件相接触。
10.如上所述的芯片承载台，其中，沿平行于所述电路元件所在的平面方向，所述支撑元件的截面呈环形。
11.如上所述的芯片承载台，其中，沿垂直于所述电路元件所在的平面方向，所述芯片的投影轮廓位于所述支撑元件的投影轮廓内。
12.如上所述的芯片承载台，其中，所述支撑元件具有限位槽，所述芯片置于所述限位槽内。
13.如上所述的芯片承载台，其中，所述限位槽的深度大于所述芯片的厚度。
14.本技术的另一个实施例提供了一种封装盒，包括：
15.上述的芯片承载台；
16.与所述承载台本体配合的盒盖，所述承载台本体与所述盒盖之间具有用于容纳所述芯片的空腔；
17.封装基板，所述封装基板上具有信号线，所述信号线用于与所述电路元件电连接。
18.如上所述的封装盒，其中，所述盒盖与所述承载台本体可拆卸连接。
19.如上所述的封装盒，其中，所述信号线通过键合线与所述电路元件电连接。
20.与现有技术相比，本技术提出了一种芯片承载台，包括用于承载芯片的承载台本体，所述芯片朝向所述承载台本体的一面具有电路元件；以及，设于所述承载台本体和所述芯片之间的支撑元件，用于架空所述芯片以使所述电路元件不与所述承载台本体相接触。本技术中，通过在承载台本体和所述芯片之间设置支撑元件，利用支撑元件架空量子芯片，从而使得芯片表面的电路元件不与承载台本体相接触，从而避免电路元件与承载台本体之间产生挤压或者摩擦，进而达到避免芯片上的电路元件受损的目的，有效保证了量子芯片的性能。
附图说明
21.图1为本技术提供的芯片承载台的立体图；
22.图2为本技术提供的芯片承载台的俯视图；
23.图3为本技术提供的芯片承载台中支撑元件的示意图；
24.图4为本技术提供的封装盒的爆炸图；
25.图5为本技术提供的封装盒的立体图。
26.附图标记说明：
27.1－承载台本体，2－支撑元件，3－盒盖；
28.21－限位槽。
具体实施方式
29.下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
30.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本技术的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
31.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
32.量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子芯片是量子计算机的核心部件，量子芯片是将量子线路集成在基片上，进而承担量子信息处理的功能。为实现量子芯片上各电路元件的高密度连接，量子芯片常在衬底的正面和背面制作电路元件，通过在衬底上打孔并填充导电材料形成导电通孔，使正面电路和背面电路实现互连，这即是基于硅通孔(through silicon via，tsv)的集成技术。
33.当需要对芯片进行检测或封装等操作时，需要将芯片置于芯片承载台上，然而，基于硅通孔技术制得的量子芯片的正面和背面均具有电路元件，采用现有的芯片承载台承载芯片时，芯片表面直接与芯片承载台相接触，从而使得芯片表面的电路元件不可避免地与芯片承载台相互挤压、摩擦，极易导致电路元件受损，从而对量子芯片造成不可逆的损害，影响量子芯片的性能。
34.图1为本技术提供的芯片承载台的立体图；
35.图2为本技术提供的芯片承载台的俯视图；
36.图3为本技术提供的芯片承载台中支撑元件的示意图。
37.结合附图1、图2、图3所示，本技术实施例提供的一种芯片承载台，包括：
38.用于承载芯片的承载台本体1，所述芯片朝向所述承载台本体1的一面具有电路元件，利用承载台本体1可以安置所述芯片，具体实施时，为实现芯片上各电路元件的高密度连接，芯片的正面和背面均形成有电路元件，所述芯片采用硅通孔技术，通过在衬底上打孔并填充导电材料形成导电通孔，使正面电路和背面电路实现互连，示例性的，所述芯片可以是量子芯片，也可以是半导体芯片；
39.设于所述承载台本体1和所述芯片之间的支撑元件2，用于架空所述芯片以使所述电路元件不与所述承载台本体1相接触，具体实施时，所述支撑元件2与所述承载台本体1一体成型，所述支撑元件2位于所述承载台本体1的表面，所述芯片置于所述支撑元件2上，所述支撑元件2与所述承载台本体1一体成型，利用支撑元件2将芯片架空，使芯片与所述承载台本体1之间维持一定的间隙，从而避免芯片表面的电路元件不与承载台本体1相接触，使得电路元件避免与所述芯片承载台相互挤压、摩擦，进而达到避免芯片上的电路元件受损的目的。
40.本实施例中，通过在承载台本体1和所述芯片之间设置支撑元件2，利用支撑元件2架空芯片，从而使得芯片表面的电路元件不与承载台本体1相接触，从而避免电路元件与承载台本体1之间产生挤压或者摩擦，进而达到避免芯片上的电路元件受损的目的，有效保证了芯片的性能。
41.需要说明的是，本实施例中，所述芯片与所述承载台本体1之间的间隙足够大，具体实施时，所述间隙的宽度大于所述电路元件的高度，以使得所述芯片与所述承载台本体1之间的间隙足以容纳电路元件，从而更好地避免电路元件与承载台本体1相接触，保护芯片上的电路元件不受损伤，具体实施时，为了便于取放芯片，所述支撑元件2的高度远大于芯片的厚度，示例性的，所述支撑元件2的高度是芯片厚度的5－20倍，同时也能够满足芯片与所述承载台本体1之间的间隙足够大的要求。
42.在本技术的一些实施例中，所述支撑元件2不与所述电路元件相接触，具体实施时，所述芯片上与所述支撑元件2的接触部位靠近芯片的边缘处，且所述接触部位避开位于
芯片上的电路元件，避免支撑元件2与电路元件相接触，进一步避免电路元件受损。
43.本实施例中，所述支撑元件2与芯片表面靠近芯片边缘的部位相接触，以避免支撑元件2与芯片上的电路元件相接触，避免支撑元件2损伤芯片上的电路元件。
44.在本技术的一些实施例中，沿平行于所述电路元件所在的平面方向，所述支撑元件2的截面呈环形，当芯片置于所述支撑元件2上时，支撑元件2与芯片靠近边缘的部分相接触，具体实施时，沿垂直于所述电路元件所在的平面方向，所述芯片的投影轮廓位于所述支撑元件2的投影轮廓内。
45.需要说明的是，通常情况下，芯片上的电路元件集中分布于芯片的中部，本实施例中，为了避免支撑元件2与电路元件相接触，将支撑元件2设计成环状，具体实施时，支撑元件2的外缘尺寸略大于芯片的尺寸，支撑元件2的内缘尺寸略小于芯片的尺寸，当芯片置于支撑元件2上时，支撑元件2与芯片靠近边缘的部分相接触，从而避免支撑元件2与电路元件相接触，避免电路元件受损。
46.在本技术的一些实施例中，所述支撑元件2具有限位槽21，所述限位槽21位于支撑元件2的顶部，所述芯片置于所述限位槽21内，芯片的边缘与限位槽21的侧壁抵接，具体实施时，所述限位槽21的尺寸略大于所述芯片的尺寸，将芯片置于限位槽21内，利用限位槽21可以限定芯片的位置，防止芯片与支撑元件2产生相对滑动，具体实施时，所述限位槽21的深度大于所述芯片的厚度，从而使得芯片能够完全置于限位槽21内，使芯片得到有效固定。
47.本实施例中，通过在支撑元件2上设置限位槽21，芯片置于限位槽21内，芯片的边缘与限位槽21的侧壁抵接，利用限位槽21可以固定芯片的位置，使芯片保持稳定，避免芯片与支撑元件2产生相对位移，从而避免在滑动过程中对芯片上的电路元件造成损伤。
48.需要说明的是，为了便于取放芯片，所述支撑元件的顶部开设有凹槽，以暴露出芯片的部分边缘，当将芯片置于限位槽21内时，芯片的部分边缘暴露在外部，便于利用镊子等工具夹持取放芯片。
49.图4为本技术提供的封装盒的爆炸图。
50.图5为本技术提供的封装盒的立体图。
51.结合附图4、图5所示，本技术的另一个实施例提供了一种封装盒，包括：
52.上述的芯片承载台，用于承载芯片；
53.与所述承载台本体1配合的盒盖3，当盒盖3与所述承载台本体1装配在一起时，所述承载台本体1与所述盒盖3之间具有用于容纳所述芯片的空腔；
54.封装基板，所述封装基板上具有信号线，所述信号线用于与所述电路元件电连接，示例性的，一种具体的方式为，所述信号线通过键合线与所述电路元件电连接，具体实施时，所述信号线为共面波导传输线，所述共面波导传输线包括中心导带以及位于中心导带两侧的接地导带，所述中心导带通过键合线与芯片上的电路元件电连接。
55.本实施例中，所述封装盒采用上述芯片承载台承载芯片，使得本技术提出的封装盒能够用于封装正面和背面均具有电路元件的芯片，利用所述芯片承载台架空芯片，从而能够避免芯片上的电路元件受损，进而保证了芯片的性能。
56.需要说明的是，所述承载台本体1与所述盒盖3可拆卸连接，具体实施时，所述承载台本体1可通过不同的方式固定在所述盒盖3上，包括但不限于：通过螺钉穿过所述承载台本体1固定在所述盒盖3上，为实现此种固定，可在所述承载台本体1和所述盒盖3上对应设
置用于固定的螺纹孔。
57.以上依据图式所示的实施例详细说明了本技术的构造、特征及作用效果，以上所述仅为本技术的较佳实施例，但本技术不以图面所示限定实施范围，凡是依照本技术的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本技术的保护范围内。