存储系统中用于兼容外插卡的控制方法、设备及可读介质与流程

1.本发明涉及计算机技术领域，尤其涉及一种基存储系统中用于兼容外插卡的控制方法、设备及可读介质。


背景技术：

2.目前存储整机的主控系统在设计时会提供很多的外插卡槽位，接多种业务卡，实现各种业务需求。一般来说，存储主板提供的外插卡槽位都是标准槽位，连接标准的外插卡，执行统一的设计规范，通用性强，可根据不同的需求灵活进行配置。但有些功能强大的业务卡受限于空间布局和设计规格需求，并不能设计成统一的标准卡形式，而这种卡又是存储系统所需求的，且同时又要和标准卡混合使用，这样就要求存储主板设计的时候，外插卡槽位既能兼容标准卡，也能兼容非标准卡，本案例就提供了一种设计接口及外插卡控制方案，既能接标准卡，也能接非标准卡。


技术实现要素：

3.有鉴于此，本发明实施例的目的在于提出一种存储系统中用于兼容外插卡的控制方法。所述存储系统中用于兼容外插卡的控制方法能够实现存储系统外插标准卡和非标准卡控制逻辑兼容，使产品可进行灵活配置，灵活的设计方案，一种设计可兼容多种产品。
4.基于上述目的，本发明实施例的一方面提供了一种存储系统中用于兼容外插卡的控制方法。存储系统中，主板上设置相互通信连接的cpld、cpu和多个槽位，每个槽位均能够直接插接非标准卡并能够通过转接板插接标准卡，cpu通过dmi总线与pch通信连接，cpld通过控制efuse模块使能，非标准卡包括2颗主控芯片，标准卡包括1颗主控芯片，所述控制方法包括：cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型；在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接；cpld通过检测外插卡在位信号控制外插卡上电，以及；外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位。
5.在一些实施方式中，外插卡包括标准卡和非标准卡，非标准卡包括2颗主控芯片，标准卡包括1颗主控芯片，主板上设置有14个槽位。
6.在一些实施方式中，所述cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型包括：当外插卡接入槽位时，主板上的cpld检测所述槽位的slot id[1:0]的数值，当数值为10时外插卡识别为非标准卡，当数值为01时外插卡识别为通过转接板插接的标准卡。
[0007]
在一些实施方式中，所述在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接包括：cpld将检测到的外插卡类型反馈给pch，若外插卡为非标准卡，则cpu通知bios提供2路pcie-x4带宽，若外插卡为标准卡，则cpu通知bios提供1路pcie-x8带宽。
[0008]
在一些实施方式中，所述cpld通过检测外插卡在位信号控制外插卡上电包括：当
槽位中插入外插卡后，cpld检测到槽位的卡在位信号有效，cpld通过控制efuse模块使能从而为槽位供电，其中，电源为12v。
[0009]
在一些实施方式中，所述cpld将电源使能控制信号通过插槽输送到非标准卡并且通过插槽输送到转接板进而输送到标准卡，所述标准卡和非标准卡的电源使能控制信号包括power enable1、power enable2和power enable3三种控制信号，其中，
[0010]
对于标准卡，所述cpld将power enable1输送到标准卡，用于在系统启动过程中控制标准卡上的standby电使能，所述cpld将power enable2输送到标准卡，用于在系统启动后控制标准卡上的main电使能；
[0011]
对于非标准卡，所述cpld将power enable2输送到非标准卡，用于在系统启动后控制非标准卡上的第一主控芯片和第二主控芯片的上电使能，所述cpld在第一主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable1输送到非标准卡，控制第一主控芯片下电使能，所述cpld在第二主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable3输送到非标准卡，控制第二主控芯片下电使能。
[0012]
在一些实施方式中，所述外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位包括：
[0013]
所述非标准卡上电完成后，所述cpld接收到第一主控芯片返回的card power good1信号或者第二主控芯片返回的card power good2信号后延时一段时间为所述非标准卡进行解复位；
[0014]
所述标准卡上电完成后，所述cpld接收到所述标准卡的芯片返回的card power good信号后延时一段时间为所述标准卡进行解复位。
[0015]
在一些实施方式中，所述非标准卡上设置有相互通信连接的第一与门芯片和第一主控芯片、相互通信连接的第二与门芯片和第二主控芯片：
[0016]
所述非标准卡在接收到所述cpld发送的reset信号后，通过第一与门芯片控制第一主控芯片和第二与门芯片控制第二主控芯片以分别控制第一主控芯片和第二主控芯片解复位。
[0017]
本发明实施例的再一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现方法的步骤包括：cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型；在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接；cpld通过检测外插卡在位信号控制外插卡上电；以及外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位。
[0018]
在一些实施例中，外插卡包括标准卡和非标准卡，非标准卡包括2颗主控芯片，标准卡包括1颗主控芯片，主板上设置有14个槽位。
[0019]
在一些实施例中，所述cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型包括：当外插卡接入槽位时，主板上的cpld检测所述槽位的slot id[1:0]的数值，当数值为10时外插卡识别为非标准卡，当数值为01时外插卡识别为通过转接板插接的标准卡。
[0020]
在一些实施例中，所述在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接包
括：cpld将检测到的外插卡类型反馈给pch，若外插卡为非标准卡，则cpu通知bios提供2路pcie-x4带宽，若外插卡为标准卡，则cpu通知bios提供1路pcie-x8带宽。
[0021]
在一些实施例中，所述cpld通过检测外插卡在位信号控制外插卡上电包括：当槽位中插入外插卡后，cpld检测到槽位的卡在位信号有效，cpld通过控制efuse模块使能从而为槽位供电，其中，电源为12v。
[0022]
在一些实施例中，所述cpld将电源使能控制信号通过插槽输送到非标准卡并且通过插槽输送到转接板进而输送到标准卡，所述标准卡和非标准卡的电源使能控制信号包括power enable1、power enable2和power enable3三种控制信号，其中，
[0023]
对于标准卡，所述cpld将power enable1输送到标准卡，用于在系统启动过程中控制标准卡上的standby电使能，所述cpld将power enable2输送到标准卡，用于在系统启动后控制标准卡上的main电使能；
[0024]
对于非标准卡，所述cpld将power enable2输送到非标准卡，用于在系统启动后控制非标准卡上的第一主控芯片和第二主控芯片的上电使能，所述cpld在第一主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable1输送到非标准卡，控制第一主控芯片下电使能，所述cpld在第二主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable3输送到非标准卡，控制第二主控芯片下电使能。
[0025]
在一些实施例中，所述外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位包括：
[0026]
所述非标准卡上电完成后，所述cpld接收到第一主控芯片返回的card power good1信号或者第二主控芯片返回的card power good2信号后延时一段时间为所述非标准卡进行解复位；
[0027]
所述标准卡上电完成后，所述cpld接收到所述标准卡的芯片返回的card power good信号后延时一段时间为所述标准卡进行解复位。
[0028]
在一些实施例中，所述非标准卡上设置有相互通信连接的第一与门芯片和第一主控芯片、相互通信连接的第二与门芯片和第二主控芯片；
[0029]
所述非标准卡在接收到所述cpld发送的reset信号后，通过与第一与门芯片控制第一主控芯片和第二与门芯片控制第二主控芯片以分别控制第一主控芯片和第二主控芯片解复位。
[0030]
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现本发明所述的方法步骤的计算机程序。
[0031]
本发明至少具有以下有益技术效果：
[0032]
本发明的存储系统中用于兼容外插卡的控制方法能够实现存储系统外插标准卡和非标准卡控制逻辑兼容，使产品可进行灵活配置，灵活的设计方案，一种设计可兼容多种产品。存储系统同一外插卡槽位，既能支持非标准卡，也能支持标准卡。标准卡和非标准卡既有共用信号，也有独立信号，主板cpld识别卡类型后输出相应的控制逻辑；非标准卡上存在2颗主控芯片，相当于1个槽位接2张标准卡，主板cpld和非标准卡配合完成非标准卡的正常上电工作逻辑控制；非标准卡上存在2颗主控芯片，2颗主控芯片的下电由主板cpld分开控制。
附图说明
[0033]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0034]
图1为本发明提供的存储系统中用于兼容外插卡的控制方法的实施例的示意图；
[0035]
图2为本发明提供的存储系统中用于兼容外插卡的控制逻辑的实施例的示意图。
[0036]
图3为本发明提供的非标准卡的控制逻辑的实施例的示意图。
[0037]
图4为本发明提供的标准卡的控制逻辑的实施例的示意图。
[0038]
图5为本发明提供的非标准卡的第一主控芯片和第二主控芯片的控制逻辑的实施例的示意图。
[0039]
图6为本发明提供的计算机设备的实施例的示意图；
[0040]
图7为本发明提供的计算机可读存储介质的实施例的示意图。
具体实施方式
[0041]
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
[0042]
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
[0043]
基于上述目的，本发明实施例的第一个方面，提出了一种存储系统中用于兼容外插卡的控制方法。图1示出的是本发明提供的存储系统中用于兼容外插卡的控制方法的实施例的示意图。图2示出的是本发明提供的存储系统中用于兼容外插卡的控制逻辑的实施例的示意图。图3示出的是本发明提供的非标准卡的控制逻辑的实施例的示意图。图4示出的是本发明提供的标准卡的控制逻辑的实施例的示意图。图5示出的是本发明提供的非标准卡的第一主控芯片和第二主控芯片的控制逻辑的实施例的示意图。如图1至图5所示，本发明实施例的存储系统中主板上设置相互通信连接的cpld、cpu和多个槽位，每个槽位均能够直接插接非标准卡并能够通过转接板插接标准卡，cpu通过dmi总线与pch通信连接，cpld通过控制efuse模块使能，所述存储系统中用于兼容外插卡的控制方法包括如下步骤：
[0044]
001、cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型；
[0045]
002、在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接；
[0046]
003、cpld通过检测外插卡在位信号控制外插卡上电；
[0047]
004、外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位。
[0048]
在本实施例中，主板上的每个槽位只提供1个非标接口，可以和非标准卡直接对接，如果接标准卡，需要通过转接板和标准卡对接。cpld(complexprogrammable logic device，复杂可编程逻辑器件)作为外插卡控制模块是包含在控制器模块也就是主板上的，指的是cpld内部对于外插卡的进行各种逻辑控制，使其可以正常运行。主板也就是控制器
模块，为存储系统中的核心模块，能够提供14个外插卡槽位。cpu模块是包含在主板上的模块，主要提供外插卡所需要的pcie高速信号。
[0049]
在本发明的一些实施例中，外插卡包括标准卡和非标准卡，非标准卡包括2颗主控芯片，标准卡包括1颗主控芯片，主板上设置有14个槽位。
[0050]
在本实施例中，非标准卡也就是非标准业务卡，主要用于连接ebof，即存储系统的硬盘扩展柜，扩展存储系统的存储容量。转接板的两端各一个接口，一端的接口与非标准卡的接口一致，直接和主板的槽位对接，另一端接口为标准的ocp槽位连接标准卡。标准卡也就是ocp3.0业务卡，扩展各种功能。
[0051]
在本发明的一些实施例中，cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型包括：当外插卡接入槽位时，主板上的cpld检测槽位的slot id[1:0]的数值，当数值为10时外插卡识别为非标准卡，当数值为01时外插卡识别为通过转接板插接的标准卡。
[0052]
在本实施例中，当有外插卡接入时，主板cpld首先检测slot id[1:0]的数值，来区分标准卡和非标准卡。slot id[1:0]默认为2bit数值，非标准卡的slot id就在非标准卡上设置ok，为10，因标准卡不支持slot id的输出，所以标准卡的slot id设计在转接板上，为01。
[0053]
在本发明的一些实施例中，在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接包括：cpld将检测到的外插卡类型反馈给pch，若外插卡为非标准卡，则cpu通知bios提供2路pcie-x4带宽，若外插卡为标准卡，则cpu通知bios提供1路pcie-x8带宽。
[0054]
在本实施例中，主板的cpld根据检测到的外插卡的类型后，在系统启动过程中，会通知bios提供不同的pcie带宽，非标准卡上有2颗主控芯片，bios会提供2路pcie-x4，标准卡上提供1路pcie-x8带宽。
[0055]
在本发明的一些实施例中，cpld通过检测外插卡在位信号控制外插卡上电包括：当槽位中插入外插卡后，cpld检测到槽位的卡在位信号有效，cpld通过控制efuse模块使能从而为槽位供电，其中，电源为12v。
[0056]
在本实施例中，主板的cpld检测到卡在位信号即card present有效时，会打开主板上的12v efuse使能，给槽位提供12v电源。
[0057]
在本发明的一些实施例中，cpld将电源使能控制信号通过插槽输送到非标准卡并且通过插槽输送到转接板进而输送到标准卡，标准卡和非标准卡的电源使能控制信号包括power enable1、power enable2和power enable3三种控制信号，其中，
[0058]
对于标准卡，cpld将power enable1输送到标准卡，用于在系统启动过程中控制标准卡上的standby电使能，cpld将power enable2输送到标准卡，用于在系统启动后控制标准卡上的main电使能；
[0059]
对于非标准卡，cpld将power enable2输送到非标准卡，用于在系统启动后控制非标准卡上的第一主控芯片和第二主控芯片的上电使能，cpld在第一主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable1输送到非标准卡，控制第一主控芯片下电使能，cpld在第二主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable3输送到非标准卡，控制第二主控芯片下电使能。
[0060]
在本实施例中，非标准卡和标准卡在电源使能的控制上不同，具体表现在：power enable1：非标准卡和标准卡共用信号，控制标准卡上的standby电使能，在12v efuse打开后延时一段时间打开，控制非标准卡上的第一主控芯片下电，仅在第一主控芯片的firmware升级完成后，cpld接收到系统发出的下电指令后操作。cpld会根据卡类型对power enable1执行不同的操作；power enable2：非标准卡和标准卡共用信号，控制标准卡的main电使能，控制非标准卡的第一主控芯片、第二主控芯片的上电使能，均是在系统启动后对大标准卡执行上电使能操作；power enable3：非标准卡独有信号，标准卡不用，控制非标准卡上的第二主控芯片下电，仅在第二主控芯片的firmware升级完成后，cpld接收到系统发出的下电指令后操作。
[0061]
在本发明的一些实施例中，外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位包括：
[0062]
非标准卡上电完成后，cpld接收到第一主控芯片返回的card power good1信号或者第二主控芯片返回的card power good2信号后延时一段时间为非标准卡进行解复位；
[0063]
标准卡上电完成后，cpld接收到标准卡的芯片返回的card power good信号后延时一段时间为标准卡进行解复位。
[0064]
在本实施例中，电源都打开后，cpld会接收卡上反馈回的电源card power good信号：
[0065]
非标准卡：非标准卡上有2颗主控芯片，第一主控芯片电源ok后返回card power good1，第二主控芯片电源ok后返回card power good2；
[0066]
标准卡：根据标准卡的标准规范，标准卡仅使用card power good1信号，标准卡电源ok后返回card power good1。
[0067]
在本发明的一些实施例中，非标准卡上设置有相互通信连接的第一与门芯片和第一主控芯片、相互通信连接的第二与门芯片和第二主控芯片：
[0068]
非标准卡在接收到所述cpld发送的reset信号后，通过第一与门芯片控制第一主控芯片和第二与门芯片控制第二主控芯片以分别控制第一主控芯片和第二主控芯片解复位。
[0069]
在本实施例中，cpld在接收到非标准卡和标准卡的card power good信号后，延时一段时间给非标准卡和标准卡进行解复位，使其正常工作：
[0070]
非标准卡：因管脚pin数较紧张，只能提供1路reset给非标准卡，非标准卡接收到cpld发出的reset信号后，在非标准卡上再去分开控制第一主控芯片、第二主控芯片解复位，将2颗芯片的解复位独立开；
[0071]
标准卡：接收到来自cpld的解复位信号后，便可开始正常工作。
[0072]
基于上述目的，本发明实施例的第二个方面，提出了一种计算机设备。图6示出的是本发明提供的计算机设备的实施例的示意图。如图6所示，本发明实施例的计算机设备包括如下装置：至少一个处理器021；以及存储器022，存储器022存储有可在处理器上运行的计算机指令023，指令由处理器执行时实现方法的步骤包括：
[0073]
cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型；
[0074]
在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接；
[0075]
cpld通过检测外插卡在位信号控制外插卡上电，以及；
[0076]
外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位。
[0077]
其中，主板上设置相互通信连接的cpld、cpu和多个槽位，每个槽位均能够直接插接非标准卡并能够通过转接板插接标准卡，cpu通过dmi总线与pch通信连接，cpld通过控制efuse模块使能。外插卡包括标准卡和非标准卡，非标准卡包括2颗主控芯片，标准卡包括1颗主控芯片，主板上设置有14个槽位。
[0078]
cpld通过检测插入主板的槽位的外插卡的id识别外插卡的类型包括：当外插卡接入槽位时，主板上的cpld检测所述槽位的slot id[1:0]的数值，当数值为10时外插卡识别为非标准卡，当数值为01时外插卡识别为通过转接板插接的标准卡。
[0079]
在系统启动过程中，bios通过pch的gpio获取外插卡类型进而进行pcie带宽分配，pch通过spi加载bios提供的带宽信息通知cpu进行pcie通信链接包括：cpld将检测到的外插卡类型反馈给pch，若外插卡为非标准卡，则cpu通知bios提供2路pcie-x4带宽，若外插卡为标准卡，则cpu通知bios提供1路pcie-x8带宽。
[0080]
cpld通过检测外插卡在位信号控制外插卡上电包括：当槽位中插入外插卡后，cpld检测到槽位的卡在位信号有效，cpld通过控制efuse模块使能从而为槽位供电，其中，电源为12v。
[0081]
cpld将电源使能控制信号通过插槽输送到非标准卡并且通过插槽输送到转接板进而输送到标准卡，所述标准卡和非标准卡的电源使能控制信号包括power enable1、power enable2和power enable3三种控制信号，其中，
[0082]
对于标准卡，所述cpld将power enable1输送到标准卡，用于在系统启动过程中控制标准卡上的standby电使能，所述cpld将power enable2输送到标准卡，用于在系统启动后控制标准卡上的main电使能；
[0083]
对于非标准卡，所述cpld将power enable2输送到非标准卡，用于在系统启动后控制非标准卡上的第一主控芯片和第二主控芯片的上电使能，所述cpld在第一主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable1输送到非标准卡，控制第一主控芯片下电使能，所述cpld在第二主控芯片firmware升级完成并收到系统通过pch的i2c/lpc/espi接口发出下电指令后将power enable3输送到非标准卡，控制第二主控芯片下电使能。
[0084]
外插卡上电之后将card power good信号反馈给cpld，cpld控制外插卡解复位包括：
[0085]
所述非标准卡上电完成后，所述cpld接收到第一主控芯片返回的card power good1信号或者第二主控芯片返回的card power good2信号后延时一段时间为所述非标准卡进行解复位；
[0086]
所述标准卡上电完成后，所述cpld接收到所述标准卡的芯片返回的card power good信号后延时一段时间为所述标准卡进行解复位。
[0087]
非标准卡上设置有相互通信连接的第一与门芯片(例如，图5中的与门芯片1)和第一主控芯片、相互通信连接的第二与门芯片(例如，图5中的与门芯片2)和第二主控芯片；
[0088]
非标准卡在接收到所述cpld发送的reset信号后，通过第一与门芯片控制第一主控芯片和第二与门芯片控制第二主控芯片以分别控制第一主控芯片和第二主控芯片解复
位。
[0089]
本发明还提供了一种计算机可读存储介质。图7示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图7所示，计算机可读存储介质031存储有被处理器执行时执行本发明所述的方法的计算机程序032。
[0090]
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，服务器集中测试的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(rom)或随机存储记忆体(ram)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
[0091]
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
[0092]
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
[0093]
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
[0094]
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括ram、rom、eeprom、cd-rom或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(dsl)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、d0l或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(cd)、激光盘、光盘、数字多功能盘(dvd)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
[0095]
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
[0096]
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
[0097]
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
[0098]
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
[0099]
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。