单晶SiC/Si晶圆基底、异质结构及其制备方法与流程

单晶sic/si晶圆基底、异质结构及其制备方法
技术领域
1.本发明涉及异质结构及其制备方法；特别是，涉及一种单晶sic/si晶圆基底、单晶gan/sic的异质结构及其制备方法。


背景技术：

2.高功率和高频率电路需要基于具有大击穿电压和高电子速度两者的半导体材料的器件。不同于传统的半导体材料，宽禁带的材料、诸如gan和sic，由于能够在较高的功率密度下使用而受到特别的关注。生长在硅(si)衬底上的基于gan和sic的器件被预计为下一世代寻求紧邻彼此、无空隙整合rf和数字电路的系统的最佳候选材料之一。
3.由sic相较于gan的高热导率所致，sic亦在功率应用领域得到了广泛地关注，其理论上可承受比现有的多晶sic更高的功率密度，3c-sic能够直接生长在si上而受到关注，还具有极高的电子迁移率。目前，已经在si衬底上直接生长和集成高品质sic和gan器件方面做出了大量的尝试，以用于高品质的功率器件应用。
4.较为常用的集成技术为混合集成和异质外延，其中混合集成方式、诸如引线键合和倒片方式，提供了短期的解决方案。然而，这种方式具有在互连损失和芯片定位/对准问题和集成密度方面具有诸多限制。此外，将sic和gan材料用于显示出的优异性能的功率器件，其成本极大地受到来自高缺陷密度和小尺寸基板的限制。
5.不同半导体集成到si衬底上的异质外延是一种更具应用前景的方式，而将化合物半导体(cs)直接生长在si上所存在的最大问题是晶格失配和热膨胀系数(cte)的失配。目前，在较大尺寸si晶圆上形成gan和sic的方案看起来成本降低了，而在较大尺寸的si晶圆上的晶格失配和高缺陷密度问题变得更为严重。或者，需要引入如缓冲层、超晶格层和阻挡层的多个层的复杂工艺。
6.因此，本领域需要一种在大尺寸硅晶圆上生长高品质单晶sic和gan的简化方法及其改良的结构。


技术实现要素：

7.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种单晶sic-si晶圆基底的制备方法，用于解决现有技术中在较大si衬底上异质生长的sic层与衬底之间的晶格失配和热膨胀系数不匹配的问题。
8.为实现上述目的及其他相关目的，本发明提供一种图案化的单晶sic/si晶圆基底、图案化的单晶gan/sic/si异质结构的晶圆基底及其制备方法，所述单晶sic/si晶圆基底的制备方法至少包括：提供si衬底；在所述si衬底上沉积sio2层，并对所述sio2层进行图案化以在所述sio2层中形成多个凹槽，所述凹槽由围绕其四周的sio2侧壁限定，且所述凹槽底部暴露所述si衬底；在所述凹槽中形成含碳材料层；通过退火工艺使所述含碳材料层与所述凹槽中暴露出的所述si衬底反应以选择性地在所述凹槽底部生长单晶sic层；和通过化学机械抛光工艺去除残留的含碳材料层，形成多个由sio2侧壁分隔的sic单元区域。
9.优选地，所述退火工艺包括炉内退火或快速热退火。
10.优选地，所述的单晶sic/si晶圆基底的制备方法，其特征在于：所述退火工艺是基于激光的局部退火工艺。
11.优选地，所述sic单元区域的尺寸小于或等于4英寸。
12.优选地，所述sic单元区域的形状为平滑的圆角多边形、椭圆形、圆形或上述的组合。
13.优选地，所述sic单元区域的厚度为从0.1um至10um。
14.优选地，所述含碳材料层包括通过旋转涂布的聚甲基丙烯酸甲酯或化学气相沉积而形成的碳层。
15.本发明还提供一种单晶sic/si的晶圆基底，所述晶圆基底至少包括：si衬底，所述si衬底上形成有图案化的多个单元区域，多个所述单元区域彼此由间隔区间隔开，并且每一单元区域包括形成于相应的单元区域上的单晶sic层。
16.优选地，所述间隔区包括二氧化硅或空隙。
17.优选地，所述单晶sic是3c-sic或4h-sic。
18.本发明提供了一种sic基金属氧化物半导体场效应晶体管，所述sic基金属氧化物半导体场效应晶体管基于前述的图案化的单晶sic/si的晶圆基底而形成。
19.本发明提供了一种图案化的单晶gan/sic/si异质结构的晶圆基底的制备方法，所述制备方法至少包括：提供si衬底；在所述si衬底上沉积sio2层，并且对所述sio2层进行图案化以在所述sio2层中形成多个凹槽，所述凹槽由围绕其四周的sio2侧壁限定，且所述凹槽在底部暴露出si衬底；在所述凹槽中形成含碳材料层；通过退火工艺将所述含碳材料层与所述凹槽中暴露出的si衬底反应以选择性地在所述凹槽底部生长单晶sic层；通过化学机械抛光工艺去除残留的含碳材料层，形成由sio2侧壁分隔的sic单元区域；在图案化的sic/si晶圆基底上继续沉积gan堆叠，所述gan堆叠包括gan层和algan势垒层；和通过化学机械抛光工艺去除所述sio2表面上的gan堆叠。
20.优选地，所述gan堆叠进一步包括设置于所述单晶sic层与gan层之间的gan缓冲层。
21.优选地，通过执行mocvd外延生长工艺来沉积所述gan堆叠，所述mocvd外延生长工艺包括：在500-800℃的温度下形成gan形核层；和在900-1100℃的温度下形成gan外延层。。
22.优选地，用于沉积所述gan堆叠的前驱物包括作为氮源的nh3和含铝、镓的有机气相材料。
23.优选地，所述含铝的有机气相材料是三甲基铝(tmal)，含镓的有机气相材料是三甲基镓(tmga)。
24.本发明还提供了一种图案化的单晶gan/sic/si异质结构的晶圆基底，所述晶圆基底至少包括：si衬底，所述si衬底上形成有图案化的多个单元区域，所述多个单元区域彼此由间隔区间隔开，并且每一单元区域包括：形成于相应的单元区域上的单晶sic层；和gan堆叠，所述gan堆叠包括gan层和algan势垒层。
25.优选地，所述gan堆叠进一步包括设置于所述单晶sic层与gan层之间的gan缓冲层。
26.本发明还提供了一种gan基高电子迁移率晶体管(hemt)，所述gan基高电子迁移率
晶体管基于前述的图案化的单晶gan/sic/si异质结构的晶圆基底而形成。
27.如上所述，本发明的单晶sic/si晶圆基底的制备方法具有以下有益效果：在si衬底上选择性地生长单晶sic层，可以在衬底上有目的地定位基于化合物半导体的cmos器件，从而优化电路的性能，同时选择性区域生长可以减少界面处的缺陷密度，由此基于此种晶圆基底的器件具有漏电流小和优化的性能；采用具有高能量的激光，可以提供局部化的加热方案，通过对激光的空间分布进行控制，可以提高对照射区域的分辨率；基于激光的局部化退火，使si材料能够在极短的时间段内经历熔融和再结晶，快速地使材料达到均匀，这允许在不改变块体区性质的情况下对表面性质进行修改，通过将能量吸收区域限制在被照射的表面区域来降低对衬底和邻近电路的损伤。通过所述的图案化的单晶sic/si晶圆基底的制备方法，可以在大尺寸衬底上生长出高品质的单晶sic和gan，所得到的晶圆基底结构具有高质量和低缺陷密度，特别适用于制造sic和gan功率器件。
附图说明
28.图1显示为本发明的单晶sic/si晶圆基底的制备方法的流程图。
29.图2显示为根据本发明的图案化的单晶sic/si晶圆基底的结构示意图。
30.图3至图6显示为采用本发明单晶sic/si晶圆基底的制备方法各阶段的结构示意图。
31.图7显示为本发明的图案化的单晶gan/sic/si异质结构的晶圆基底的制备方法的流程图。
32.图8显示为本发明的图案化的单晶gan/sic/si异质结构的晶圆基底的结构示意图。
33.图9显示为根据本发明的图案化的单晶gan/sic/si异质结构的晶圆基底制备的hemt器件的平面示意图。
34.元件标号说明
35.110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
si衬底
36.120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sio2层
37.122
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sio2侧壁
38.124
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
间隔区
39.130
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
凹槽
40.140
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sic层
41.142
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sic单元区域
42.250
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
gan层
43.252
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
gan/sic单元区域
44.350
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
gan堆叠
45.352
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
gan缓冲层
46.354
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
gan异质层
47.356
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
algan势垒层
48.360
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极金属
49.370
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极金属
50.380
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极金属
51.s1～s8
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
52.此后，通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。出于清楚的目的，对本领域技术人员熟知的部件和步骤进行省略以避免不必要地混淆本发明的要素。
53.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
54.为了解决在较大si衬底上生长的化合物半导体与衬底之间的晶格失配和热膨胀系数失配，以及由高缺陷密度所产生的器件性能劣化的问题，本发明提供了一种新颖的方法以在si衬底上选择性地或局部地生长sic。此种方法允许经由有目的地定位基于化合物半导体的cmos器件于常用的si衬底上来优化电路的性能。选择性区域生长通过减少位错的交互作用和增殖，而有助于在晶格失配的系统中降低失配位错的密度。由于将生长区域的面积限制到数个mm2，可以更好地优化异质生长化合物半导体的质量。
55.在本文中，术语“大尺寸衬底”意指以晶圆直径计尺寸超过4英寸的晶圆；由此，根据本发明的单晶sic/si晶圆基底的制备方法可以应用至尺寸超过4英寸的较大晶圆，例如大于或等于6英寸的晶圆，举例而言，8英寸的晶圆。
56.常规地，执行在si衬底上碳化生长sic的步骤，可以采用本领域常规的退火工艺预先沉积在si上的碳源，退火工艺会引起碳扩散进入si。本领域常规的退火工艺的示例包括炉内退火、快速热退火(rta)，其中在rta工艺中，由于高加热速率下增强的sic结晶化，仅需在相对更低的温度下执行sic层的生长，例如，在1000-1400℃的温度下执行生长。较佳地，可以采用高功率激光束局部地退火预先沉积在si上的碳源。激光照射具有非常高的能量，可以分解碳源，同时使硅熔融，而引发sic的生长。基于激光的工艺可以提供局部化的加热；具体而言，通过由光学元件聚焦的激光束，来控制激光的空间分布，这样实现对照射能量的局部化以及提高激光的空间分辨率。进一步地，基于激光的局部化退火，可以在环境条件(大气压力和室温条件)下实现较大衬底上的sic生长，与常规的炉内退火和rta工艺相比，使得si衬底的被照射区域能够在极短的时间段内经历熔融和再结晶。
57.另一方面，本发明还提供了一种在单晶sic/si晶圆基底上生长无裂纹的algan/gan异质结构的方法，通过金属有机物化学气相沉积(mocvd)技术在单晶sic层上外延生长所述algan/gan异质结构，相对于在整个衬底上的的sic生长，在si衬底的选择性区域上生长sic层，通过调整晶格失配和热膨胀失配的累积，可以有效提高器件的性能；据此，可以在图案化的单晶sic/si晶圆基底上形成高质量的gan/sic异质结构。此种algan/gan异质结构可以用于制备高性能的功率器件，诸如高电子迁移率晶体管(hemts)。
58.如图1和图3-6所示，本发明提供一种在si衬底上选择性形成单晶sic的方法，所述选择性形成单晶sic层的方法包括以下步骤：
59.s1：提供si衬底。
60.s2：在si衬底上沉积sio2层。
61.s3：对sio2层进行图案化以在sio2层形成多个凹槽。
62.s4：在凹槽中形成含碳材料层。
63.s5：通过退火工艺在凹槽中形成sic层。
64.s6：平坦化及清洗。
65.本发明的单晶sic/si晶圆基底的制备方法，采用光刻对sio2层进行图案化以形成由sio2侧壁分隔的多个凹槽，所述凹槽底部暴露出si衬底材料，所述si衬底具有(111)晶向的表面，在晶向(111)的si衬底上生长单晶sic层，此种si衬底上选择性生长单晶sic层，可以降低晶格失配的系统中失配位错的密度，使得可以减少单晶sic/si异质结构的缺陷密度。此外，通过对退火操作的工艺参数进行调整，可以确定sic单元区域的几何形状和厚度，因此能够根据器件的定位优化电路的性能。在一实施例中，可以采用局部化退火，例如采用具有极高能量的激光热退火使固态碳源分解，且在极短的时间段内si衬底的被照射区域将经受熔融和再结晶，相对于常规的退火工艺，可以实现在选择性区域更快地使材料达到均匀，而且在环境条件下局部化退火可以缓解在结点处热失配的累积。
66.以下将结合图1的方法流程图以及各阶段的结构示意图来具体描述所述图案化的单晶sic/si晶圆基底的制备方法。
67.具体地，在步骤s1处，图3所示，提供si衬底110，该si衬底110具有(111)晶面取向。
68.如图4所示，在步骤s2处，在所述si衬底110表面上沉积sio2层120，所沉积的sio2层120可具有大于0.1μm的厚度，例如，从0.1μm至5μm的厚度。用于制备sio2层的工艺的示例可以包括化学气相沉积(lpcvd)、超高真空化学气相沉积(uhcvd)，等离子体增强化学气相沉积(pecvd)或高密度等离子体化学气相沉积(hdpcvd)。
69.接下来，参见图5，在步骤s3处执行图案化步骤，在sio2层120上施加光掩膜并对其进行刻蚀以形成多个凹槽130，所述凹槽130的底部暴露出si衬底材料，由此得到图案化的si衬底。
70.随后，在步骤s4处，将碳源引入经图案化的si衬底110以在凹槽130中形成含碳材料层。在一实施例中，根据本实施方式的碳源的示例可以包括聚甲基丙烯酸甲酯(pmma)、c60、cvd碳层，或者类似的含碳材料，其中pmma可以采用旋转涂布法施加到经图案化的si衬底110上。
71.接着，参见图5，执行退火工艺，可以退火处理含碳材料层，以使含碳材料层在凹槽130底部处接触si衬底材料并生长出sic层140，而没有sic生长在sio2的表面(即，间隔区124的上表面)上。通过由sio2侧壁围绕凹槽周围来选择性生长单晶sic层于凹槽底部，可以减少由晶格失配和热膨胀系数失配所造成的缺陷扩展，有助于减少失配位错，从而减少单晶sic与si界面处的缺陷。根据本实施方式所采用的退火工艺的示例可以包括炉内退火、快速热退火。在一实施例中，可以对凹槽130进行局部化退火，例如使用基于激光的技术将经整形的高能量激光束施加到si衬底110的凹槽130区域，以局部化退火si衬底110上预先沉积的含碳材料层。由于利用高能量的激光对半导体进行局部化退火，所吸收的激光能量直接转化成为热量，通过此种热解作用，具有高于材料熔融的阈值的高能量激光可以在固相中造成更高的溶解度，这样能够更快地使材料达到均匀。所述激光源可以是krf准分子激光器(λ＝248nm)，较短波长的激光局部化照射含碳材料层，可以实现在不改变块体区的性质的情况下对表面性质的局部修改。以一定速率激光扫描整个衬底以在si衬底110的凹槽130
中形成单晶sic层140，取决于sic/si晶圆基底的应用，sic单元区域142可具有从0.1μm至10μm的厚度。本实施方式中，可以通过控制激光的能量和扫描速率来确定sic单位区域上的厚度；即，适当地增加退火时间来获得更厚的sic层。
72.随后，可以去除所述间隔区124上表面残留的含碳材料层，例如可以采用化学机械抛光法(cmp)对退火后的衬底表面进行处理以去除残留的碳层，并且得到平坦化的sic表面，如图6所示。
73.作为第二实施方式，本发明提供一种图案化的gan/sic异质结构的晶圆基底的制备方法，所述图案化的gan/sic异质结构的制备方法包括以下步骤：
74.s1：提供si衬底。
75.s2：在si衬底上沉积sio2层。
76.s3：对sio2层进行图案化以在sio2层形成多个凹槽。
77.s4：在凹槽中形成含碳材料层。
78.s5：通过退火工艺在凹槽中形成sic层。
79.s6：平坦化及清洗。
80.s7：在图案化的sic/si晶圆基底上沉积gan层。
81.s8：平坦化及清洗。
82.参照第一实施方式中的步骤s1至s6，可以形成图案化的sic/si晶圆基底。在步骤s6之后的步骤s7，可以通过金属有机化学气相沉积(mocvd)在整个图案化的si衬底110上形成gan层。图案化的sic/si晶圆基底包括多个sic单元区域142和用于分隔sic单元区域的sio2侧壁122。本实施方式中，所述mocvd外延生长工艺可以是两步工艺，包括；首先，在500-800℃的低温下形成gan形核层，以有效提高后续高温生长的gan薄膜的的晶体质量，随后升高温度至900-1100℃以在gan形核层上形成高质量的gan层。所述gan层250可以包括gan堆叠，gan堆叠包括厚gan层和algan势垒层。在一实施例中，用于沉积所述gan层的前驱物可以包括，氮源和含铝、镓的有机气相材料，例如，所述氮源是nh3，所述含铝的有机气相材料是三甲基铝(tmal)，及所述含镓的有机气相材料是三甲基镓(tmga)。在一实施例中，所述gan层可以进一步包括设置于单晶sic层140与gan层250之间的gan缓冲层，以调整外延膜中的应力平衡。
83.参见图7，在步骤s8处，执行选择性去除多晶sio2表面上沉积的gan层的步骤，而留下覆盖于单晶sic层140上的gan层250，从而在si衬底上形成多个gan/sic单元区域252。例如，可以采用化学机械抛光(cmp)工艺去除多晶sio2上所沉积的gan层250。
84.本发明还提供了一种图案化的单晶sic/si的晶圆基底。请参见图2，该图为根据本发明的图案化的单晶sic/si的晶圆基底的结构示意图，图6可为图2所示的图案化的单晶sic/si的晶圆基底沿a-a’截面的局部视图。所述单晶sic/si的晶圆基底具有晶向为(111)的si衬底110，所述si衬底110上形成有图案化的多个单元区域142，所述多个单元区域彼此由间隔区124间隔开，并且每一单元区域142包括：形成于相应的单元区域上的单晶sic层。所述sic单元区域可以具有平滑的圆角多边形、椭圆形、圆形或类似形状，以用于降低在区域边缘处的缺陷生长。取决于器件的应用，单元区域的尺寸可以是相同的，并且不超过目前可获得的sic衬底的尺寸，例如，不超过4英寸。sic单元区域的尺寸越小，所生长的sic层中存在的应力更小、缺陷更少。在一些实施例中，所述单晶sic可以是3c-sic或4h-sic中的任
一种。
85.另一方面，本发明还提供了一种图案化的gan/sic/si异质结构的晶圆基底，所述图案化的gan/sic/si异质结构的晶圆基底可以包括如前所述的图案化的单晶sic/si的晶圆基底，并且每一单元区域可以包括gan堆叠，所述gan堆叠可以包括gan层和algan势垒层。在一实施例中，所述gan堆叠进一步包括设置于所述sic层与gan层之间的gan缓冲层。
86.此外，所述单晶sic/si的晶圆基底可以用于制造改进的sic基金属氧化物半导体场效应晶体管(mosfet)器件，本发明的图案化的单晶sic/si的晶圆基底的制备方法提供了一种在大尺寸衬底上选择性生长的多个sic单元区域，所述sic单元区域异质生长于大尺寸si衬底上，基于此种高质量的sic/si的晶圆基底制备的sic型功率器件，例如是mosfet器件，可以实现器件的性能优化和高良率。
87.所述单晶gan/sic/si异质结构的晶圆基底可以用于制造改进的gan高电子迁移率晶体管(hemt)器件，本发明的图案化的单晶gan/sic/si异质结构的晶圆基底的制备方法提供了一种高质量、无裂纹的algan/gan异质结构，所述algan/gan异质结构外延生长于sic单元区域142之上，晶格失配和热膨胀失配得以降低，基于此种高质量的algan/gan异质结构制备的gan型功率器件、尤其是hemt器件，可以实现器件的性能优化、高良率和成本效益。如图9所示，基于所述单晶gan/sic的异质结构的hemt结构的侧视截面图，基于所述algan/gan异质结构的hemt器件可以包括：衬底、sic层、gan堆叠350、栅极金属360、源极金属370及漏极金属380，其中所述gan堆叠350包括gan缓冲层352、gan异质层354和algan势垒层356，所述栅极金属360位于所述源极金属370与漏极金属380之间，所述源极金属370及漏极金属380与所述algan势垒层356为欧姆接触，所述栅极金属360与所述algan势垒层356为肖特基接触，所述栅极金属360用于控制所述gan异质层354与algan势垒层356所形成的二维电子气的密度。
88.综上所述，本发明的单晶sic/si晶圆基底的制备方法至少包括：提供si衬底；在所述si衬底上沉积sio2层，并对所述sio2层进行图案化以在所述sio2层中形成多个凹槽，所述凹槽由围绕其四周的sio2侧壁限定，且所述凹槽底部暴露所述si衬底；在所述凹槽中形成含碳材料层；通过退火工艺使所述含碳材料层与所述凹槽中暴露出的所述si衬底反应以选择性地在所述凹槽底部生长单晶sic层；和通过化学机械抛光工艺去除残留的含碳材料层，形成多个由sio2侧壁分隔的sic单元区域。本发明提供的制备方法可以在大尺寸衬底上生长出高品质的单晶sic和gan，所得到的晶圆基底结构具有高质量和低缺陷密度，从而可以用大尺寸的si晶圆基底分别制造出以sic或gan为基底的功率器件并能提升良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
89.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。