阵列基板及其制备方法、显示装置与流程

技术特征：
1.一种阵列基板，包括衬底基板及位于所述衬底基板上阵列分布的多个子像素，所述子像素包括m个氧化物薄膜晶体管，每个所述氧化物薄膜晶体管包括层叠设置的调制电极、栅极、源极和漏极，其特征在于，所述m个氧化物薄膜晶体管的所述调制电极相互电连接为调制层，且所述调制层通过n个第一过孔与所述栅极电连接，其中，m、n均为整数，且n<m。2.根据权利要求1所述的阵列基板，其特征在于，还包括沿行方向延伸的第一稳压信号线，沿行方向排布的多个所述子像素的n个所述第一过孔沿行方向对齐分布，并与所述第一稳压信号线电连接。3.根据权利要求2所述的阵列基板，其特征在于，还包括沿列方向延伸的第二稳压信号线，沿列方向排布的多个所述子像素的所述第一过孔沿列方向对齐分布，并与所述第二稳压信号线电连接。4.根据权利要求3所述的阵列基板，其特征在于，所述第一稳压信号线和所述第二稳压信号线为初始化电压信号线、参考电压信号线和低电平电压信号线中的任一者。5.根据权利要求3所述的阵列基板，其特征在于，还包括依次形成于所述衬底基板上的调制层、缓冲层、半导体层、栅绝缘层、栅极层、钝化层及源漏极层；所述调制电极位于所述调制层，所述第一稳压信号线和所述第二稳压信号线位于所述栅极层，所述第一过孔贯穿所述缓冲层、栅绝缘层。6.根据权利要求5所述的阵列基板，其特征在于，所述半导体层包括第一导体化区、沟道区以及第二导体化区，所述沟道区位于所述第一导体化区与所述第二导体化区之间；所述第一导体化区通过形成于所述钝化层的第二过孔与所述源极电性连接，所述第二导体化区通过形成于所述钝化层的第三过孔与所述漏极电性连接；所述调制层在所述衬底基板上的正投影至少覆盖所述沟道区在所述衬底基板上的正投影。7.一种如权利要求1至6任一项所述的阵列基板的制备方法，其特征在于，包括：在衬底基板上形成阵列分布的多个子像素，所述子像素包括m个氧化物薄膜晶体管，每个所述氧化物薄膜晶体管包括层叠设置的调制电极、栅极、源极和漏极；其中，所述m个氧化物薄膜晶体管的所述调制电极相互电连接为调制层，且所述调制层通过n个第一过孔与所述栅极电连接，其中，m、n均为整数，且n<m。8.根据权利要求7所述的制备方法，其特征在于，所述在衬底基板上形成阵列分布的多个子像素包括：在衬底基板上沉积调制层，刻蚀形成相互连接的多个调制电极；在所述调制层上形成图案化的缓冲层，所述缓冲层包括刻蚀形成的与所述调制电极和所述栅极对应的第一过孔，其中，沿行方向排布的多个所述子像素的n个所述第一过孔沿行方向对齐分布，沿列方向排布的多个所述子像素的所述第一过孔沿列方向对齐分布；在所述缓冲层上沉积形成半导体层，所述半导体层包括沟道区及经导体化处理形成的第一导体化区和第二导体化区，所述沟道区位于所述第一导体化区与所述第二导体化区之间；其中，所述调制层在所述衬底基板上的正投影至少覆盖所述沟道区在所述衬底基板上的正投影；在所述沟道区上沉积形成栅绝缘层，所述栅绝缘层包括刻蚀形成的与所述缓冲层的第一过孔对应的第一过孔；
在所述栅绝缘层上沉积形成栅极层，所述栅极层包括刻蚀形成的栅极，且所述调制层通过对应的所述第一过孔与所述栅极电连接；在所述栅极层、所述第一导体化区、所述第二导体化区和所述缓冲层上沉积形成钝化层，所述钝化层包括刻蚀形成的与所述源极对应的第二过孔及与所述漏极对应的第三过孔；在所述钝化层沉积形成源漏极层，所述源漏极层包括刻蚀形成的间隔分布的源极和漏极，且所述第一导体化区通过所述第二过孔与所述源极电性连接，所述第二导体化区通过所述第三过孔与所述漏极电性连接。9.根据权利要求8所述的制备方法，其特征在于，所述栅极层还包括沿行方向延伸的第一稳压信号线和沿列方向延伸的第二稳压信号线，其中，所述第一稳压信号线与沿行方向排布的多个所述子像素的n个所述第一过孔电连接，所述第二稳压信号线与沿列方向排布的多个所述子像素的所述第一过孔电连接。10.一种显示装置，其特征在于，包括：如权利要求1至6任一项所述的阵列基板。

技术总结
本申请涉及一种阵列基板及其制备方法、显示装置，阵列基板包括衬底基板及位于衬底基板上阵列分布的多个子像素，子像素包括M个氧化物薄膜晶体管，每个氧化物薄膜晶体管包括层叠设置的调制电极、栅极、源极和漏极，其中，M个氧化物薄膜晶体管的调制电极相互电连接为调制层，且调制层通过N个第一过孔与栅极电连接，其中，M、N均为整数，且N<M。该阵列基板可以减少过孔的数量，节省像素电路的布局空间，提高产品的开口率。的开口率。的开口率。


技术研发人员：袁鑫 周秀峰 李荣荣
受保护的技术使用者：惠科股份有限公司
技术研发日：2022.10.31
技术公布日：2022/11/29