磁阻传感器的制备方法及磁阻传感器

1.本技术涉及传感器技术领域，特别是涉及一种磁阻传感器的制备方法及磁阻传感器。


背景技术：

2.磁阻传感器是基于磁性材料的磁阻效应制成的，其中，各向异性磁阻(anisotropic magnetoresistive sensor，简称amr)传感器的基本结构是由四个磁性薄膜电阻组成惠斯通电桥，磁性薄膜具有各向异性特性，其电阻值与电流方向和薄膜内建磁场矢量的夹角有关，通过测量薄膜电阻值的变化，可以表征外部磁场的参数，故amr磁阻传感器的性能由磁性薄膜的性能决定。在典型的amr磁阻传感器的制造工艺中，由于高温处理使得二氧化硅的结构发生改变，进而诱导磁性薄膜的组分再分布，导致磁性薄膜的性能衰退，从而降低磁阻传感器的性能。


技术实现要素：

3.基于此，有必要针对现有技术中的因高温过程引起磁性薄膜性能衰退的问题提供一种磁阻传感器的制备方法及磁阻传感器。
4.为了实现上述目的，本技术提供了一种磁阻传感器的制备方法，包括：
5.提供衬底，所述衬底设有集成电路；
6.于所述衬底表面沉积n层二氧化硅膜层，其中，最远离所述衬底的一层所述二氧化硅膜层的致密度大于最靠近所述衬底的一层所述二氧化硅膜层的致密度，n≥2；
7.于所述二氧化硅膜层的表面形成磁性材料层；
8.于所述磁性材料层表面形成叠层结构，所述叠层结构用于与所述磁性材料层、所述集成电路和n层所述二氧化硅膜层共同构成磁阻传感器。
9.在其中一个实施例中，n≥3，所述于所述衬底表面沉积n层二氧化硅膜层，包括：
10.于所述衬底表面沉积致密度渐变和/或厚度渐变的n层二氧化硅膜层，其中，厚度渐变为沿远离所述衬底的方向所述二氧化硅膜层的厚度逐渐减小。
11.在其中一个实施例中，于所述衬底表面沉积致密度渐变的n层二氧化硅膜层，包括：
12.依次采用沉积温度渐变升高和/或速率渐变降低的多步沉积于所述衬底表面沉积n层二氧化硅膜层。
13.在其中一个实施例中，所述n＝4，所述依次采用沉积温度渐变升高和/或速率渐变降低的多步沉积于所述衬底表面沉积n层二氧化硅膜层，包括：
14.以200～300nm/min的速率沉积第一膜层，沉积温度为300℃；
15.以100～200nm/min的速率沉积第二膜层，沉积温度为350℃；
16.以80～100nm/min的速率沉积第三膜层，沉积温度为400℃；
17.以30～80nm/min的速率沉积第四膜层，沉积温度为450℃。
18.在其中一个实施例中，所述第一膜层占总厚度的40％、所述第二膜层占总厚度的30％、所述第三膜层占总厚度的16％以及所述第四膜层占总厚度的14％，所述总厚度为n层二氧化硅膜层的厚度之和。
19.在其中一个实施例中，n≥4，所述于所述衬底表面沉积n层二氧化硅膜层，包括：
20.于所述衬底表面沉积n层二氧化硅膜层，其中m层二氧化硅膜层致密度交替变化，m≤n。
21.在其中一个实施例中，所述n≥5，所述于所述衬底表面沉积n层二氧化硅膜层，其中m层二氧化硅膜层致密度交替变化，包括：
22.于所述衬底表面沉积第一膜层；
23.于所述第一膜层表面交替沉积第二膜层和第三膜层，所述第二膜层的致密度大于所述第一膜层的致密度，且小于所述第三膜层的致密度。
24.在其中一个实施例中，所述n＝5，所述于所述衬底表面沉积第一膜层，包括：
25.以200～300nm/min的速率沉积第一膜层，沉积温度为300℃；
26.所述于所述第一膜层表面交替沉积第二膜层和第三膜层，包括：
27.以80～100nm/min的速率沉积一层所述第二膜层，沉积温度为400℃；
28.以30～80nm/min的速率沉积一层所述第三膜层，沉积温度为450℃；
29.以80～100nm/min的速率沉积另一层所述第二膜层，沉积温度为400℃；
30.以30～80nm/min的速率沉积另一层所述第三膜层，沉积温度为450℃。
31.在其中一个实施例中，所述第一膜层占总厚度的60％，一层所述第二膜层占总厚度的10％，一层所述第三膜层占总厚度的10％，所述总厚度为n层二氧化硅膜层的厚度之和。
32.在其中一个实施例中，采用如权利要求1至9任一项所述的磁阻传感器的制备方法制成。
33.上述磁阻传感器的制备方法，通过多步沉积二氧化硅膜层，二氧化硅膜层形成参数渐变的结构，且最靠近磁性材料层的二氧化硅膜层的致密度高，基于上述结构，二氧化硅膜层在高温下的性质改变对磁性材料的影响很小，使得磁性材料在高温过程中发生微区组分再分布的几率大大降低，从而提升磁阻传感器的性能。
附图说明
34.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
35.图1为一实施例中提供的磁阻传感器的制备方法的流程示意图；
36.图2为一实施例中提供的磁阻传感器的结构示意图；
37.图3为一实施例中提供的实施例与对比方案的磁电转换特性曲线对比图。
具体实施方式
38.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中
给出了本技术的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本技术的公开内容更加透彻全面。
39.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
40.在此使用时，单数形式的“一”、“一层”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
41.请参阅图1，图1为一实施例中提供的磁阻传感器的制备方法的流程示意图。
42.本技术提供一种磁阻传感器的制备方法，包括步骤s100、s200、s300及s400，具体如下。
43.步骤s100：提供衬底，衬底设有集成电路。
44.磁阻传感器通常是将集成电路和磁性材料制作在半导体衬底上，一般先把电路中需要的有源器件、无源元件和布线按照一定的电路互联，整个集成在衬底上，成为具有所需电路功能的集成电路，接着在集成电路的金属布线层上设置磁性材料。可选地，可以对衬底进行局部掺杂，形成pn结和欧姆接触等，达到改变半导体电学性质的目的。
45.其中，本实施例可选用硅片作为衬底，并且可以对硅片进行预处理。所述预处理包括采用cmos工艺或其他标准的ic工艺在硅片上制作对应的电路器件和导电焊盘，磁性材料与衬底上的电路器件之间的电连接是通过导电焊盘实现的。具体地，本实施例可以将cmos工艺集成在硅片中，在制作完专用集成电路(application specific integrated circuit，asic)后，其表面会覆盖一层绝缘介质层(例如二氧化硅)，对此，可以采用化学机械抛光技术(chemical mechanical polishing，cmp)对asic电路表面的绝缘介质层进行粗磨平，实现表面平坦化。
46.步骤s200：于衬底表面沉积n层二氧化硅膜层，其中，最远离衬底的一层二氧化硅膜层的致密度大于最靠近衬底的一层二氧化硅膜层的致密度，n≥2。
47.在一实施例中，在衬底表面可以采用等离子体增强化学的气相沉积法(plasma enhanced chemical vapor deposition，pecvd)进行多步沉积二氧化硅膜层，膜层的总厚度大约500nm。所述pecvd工艺是借助微波或射频等使含有薄膜成分原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，能在衬底上沉积出所期望的薄膜。沉积完二氧化硅膜层之后，对二氧化硅膜层进行细研磨，使其rq(均方根粗糙度)≤0.6nm，进而获得平坦度较高的膜层，可与上层相邻的材料有很好的表面接触特性，如此能确保衬底与磁性材料层间具有缓冲材料，使磁性材料分布更均匀。
48.步骤s300：于二氧化硅膜层的表面形成磁性材料层。
49.可以理解的是，磁性材料层具有较强的磁各向异性。在一实施例中，采用坡莫合金薄膜(ni
81
fe
19
)作为磁性材料层，可以采用溅射或蒸镀等工艺在二氧化硅膜层表面生长坡莫合金薄膜，接着用光刻和刻蚀工艺对坡莫合金薄膜进行图形化处理，同时刻蚀出引线窗口，所述图形可为需要的几何形状，如线状、蛇形图案等。可选地，处理后的薄膜可以以条带
的形式排布，形成一个平面的线阵以增加磁阻感知磁场的面积。
50.步骤s400：于磁性材料层表面形成叠层结构，叠层结构用于与磁性材料层、集成电路和n层二氧化硅膜层共同构成磁阻传感器。
51.通过多步沉积的成膜工艺制备二氧化硅膜层，可以形成参数渐变的膜层结构，同时最远离衬底的一层二氧化硅膜层的致密度高，使得磁性材料层在后续的加热退火过程中发生微区组分再分布的几率降低，减少对磁性材料性能的影响。
52.在其中一个实施例中，当n≥3时，步骤s200于衬底表面沉积n层二氧化硅膜层包括步骤s210。
53.步骤s210：于衬底表面沉积致密度渐变和/或厚度渐变的n层二氧化硅膜层，其中，厚度渐变为沿远离衬底的方向二氧化硅膜层的厚度逐渐减小。
54.可以理解的是，二氧化硅膜层结构可以是仅致密度发生渐变或者仅厚度发生渐变，也可以是致密度和厚度都发生渐变，即二氧化硅膜层结构是参数渐变的，需要说明的是，上述三种参数渐变的结构在最靠近磁性材料的一层二氧化硅的致密度高，即要大于最靠近衬底的一层二氧化硅的致密度。
55.其中，在一实施例中，n≥3，于衬底表面沉积致密度渐变的n层二氧化硅膜层，即各层的厚度相同，仅致密度发生渐变。在其他实施例中，于衬底表面沉积致密度渐变的n层二氧化硅膜层包括：依次采用沉积温度渐变升高和/或速率渐变降低的多步沉积于所述衬底表面沉积n层二氧化硅膜层。具体地，改变二氧化硅薄膜致密度的方式可以是仅渐变升高沉积温度或者仅渐变降低沉积速率，也可以是同时使温度渐变升高和速率渐变降低，除此之外，还可以加入适当的掺杂材料或改变沉积的压力、气体流量、电源的功率和上下电极之间的间距等参数以改变薄膜的致密度，本实施例对此不做限制，优选改变温度和速率这两个工艺参数来改变膜层的致密度。
56.在一实施例中，n≥3，于衬底表面沉积致密度渐变和厚度渐变的n层二氧化硅膜层，即各层的致密度和厚度都发生渐变。在其他实施例中，依次采用沉积温度渐变升高和速率渐变降低的多步沉积于衬底表面沉积n层二氧化硅膜层，所述n＝4，包括：以200～300nm/min的速率沉积第一膜层，沉积温度为300℃；以100～200nm/min的速率沉积第二膜层，沉积温度为350℃；以80～100nm/min的速率沉积第三膜层，沉积温度为400℃；以30～80nm/min的速率沉积第四膜层，沉积温度为450℃；其中，第一膜层占总厚度的40％、第二膜层占总厚度的30％、第三膜层占总厚度的16％以及第四膜层占总厚度的14％，所述总厚度为n层二氧化硅膜层的厚度之和。通过控制沉积的温度和速率进而实现各膜层致密度的变化，本实施例中各膜层致密度的大小关系为：第一膜层《第二膜层《第三膜层《第四膜层，并且各膜层的厚度沿远离衬底的方向依次减小，可以降低膜层的残余应力。
57.在一实施例中，n≥3，于衬底表面沉积厚度渐变的n层二氧化硅膜层。即各膜层的致密度相同，所述致密度可以大于上一实施例中第一膜层的致密度，而厚度沿远离衬底的方向逐渐减小，如此设置的膜层结构在高温过程中的性质改变不至于影响到磁性材料层。
58.在其中一个实施例中，当n≥4时，步骤s200于衬底表面沉积n层二氧化硅膜层包括步骤s220。
59.步骤s220：于衬底表面沉积n层二氧化硅膜层，其中m层二氧化硅膜层致密度交替变化，m≤n。具体地，各层的厚度不做限制。
60.其中，当n≥5时，步骤s220包括步骤s221和步骤s222。
61.步骤s221：于衬底表面沉积第一膜层。
62.步骤s222：于第一膜层表面交替沉积第二膜层和第三膜层，第二膜层的致密度大于所述第一膜层的致密度，且小于第三膜层的致密度。
63.在一实施例中，当n＝5时，步骤s221包括：以200～300nm/min的速率沉积第一膜层，沉积温度为300℃，步骤s222包括：以80～100nm/min的速率沉积一层第二膜层，沉积温度为400℃；以30～80nm/min的速率沉积一层第三膜层，沉积温度为450℃；以80～100nm/min的速率沉积另一层第二膜层，沉积温度为400℃；以30～80nm/min的速率沉积另一层第三膜层，沉积温度为450℃。
64.采用沉积温度渐变升高和速率渐变降低的方法来增强膜层的致密度，其中，第二膜层的致密度小于第三膜层，第二膜层与第三膜层交替成膜。具体地，第一膜层占总厚度的60％，一层第二膜层占总厚度的10％，一层第三膜层占总厚度的10％，总厚度为n层二氧化硅膜层的厚度之和。从第一膜层至另一层第三膜层的致密度分布为：最疏/稍密/最密/稍密/最密。
65.在其中一个实施例中，步骤s400于磁性材料层表面形成叠层结构，叠层结构用于与磁性材料层、集成电路和n层二氧化硅膜层共同构成磁阻传感器包括步骤s410和步骤s420。
66.步骤s410：在磁性材料层上依次形成牺牲层、金属层和绝缘层。
67.在一实施例中，可以在坡莫合金薄膜(ni
81
fe
19
)表面采用蒸发或溅射等工艺沉积牺牲层和金属层，牺牲层可以是钛或钛钨等，金属层可以是铝或硅铝合金等。本实施例优选钛钨和铝分别作为牺牲层和金属层，然后用光刻和化学腐蚀工艺对钛钨和铝进行图形化处理，开设引线窗口，露出坡莫合金薄膜。其中，因为需要利用酸来刻蚀铝，而酸会损坏坡莫合金薄膜，所以钛钨可以使铝与坡莫合金薄膜隔开，而铝层可以用于在衬底和坡莫合金薄膜之间提供电连接。绝缘层(例如氮化硅)用作整个磁阻传感器的保护层，并于绝缘层上开孔，只露出与外界接触的部分，以保护各层免受损坏和污染。
68.步骤s420：对磁阻传感器进行退火处理。
69.需要说明的是，退火处理可以发生在形成磁性材料层之后，或者发生在刻蚀完磁性材料层之后，也可以发生在沉积完绝缘层之后，以上三种情况没有区别，故本实施例对此不做限制。可选地，在沉积完绝缘层后进行退火处理，退火温度为400～450℃，退火可以消除晶格缺陷、恢复晶格秩序。本实施例提供退火前后的坡莫合金薄膜(ni
81
fe
19
)的微区组分比例，其中，以一步沉积二氧化硅膜层作为对比方案，具体请参见表1，由表中数据可得，本实施通过多步沉积二氧化硅膜层，在退火前后铁镍比不发生改变，而对比方案中的铁镍比发生了变化，由此可知，多步沉积得到的二氧化硅膜层结构在退火过程中对坡莫合金薄膜的影响更小。
70.表1一步和多步沉积二氧化硅膜层的铁镍比对照表
[0071][0072]
上述实施例提供的磁阻传感器的制备方法，通过多步沉积工艺生长n层二氧化硅膜层，形成参数渐变的结构，同时最靠近磁性材料的二氧化硅层的致密度高，由此使得二氧化硅在后续退火过程中的性质改变(例如折射度和h含量等)对磁性材料层的影响大大减小，故磁性材料在高温中发生微区组分再分布的几率降低，避免了磁性材料的性能衰退，从而提升磁阻传感器的性能。
[0073]
本技术还提供了一种磁阻传感器，可以采用上述实施例提供的磁阻传感器的制备方法制成，能使磁性材料层在退火过程中发生微区组分再分布的几率降低，并且可以很好地感测地磁场范围内的弱磁场测量，制成各种接近开关或各种位移、角度、转速传感器等，可以被应用于各种导航系统中的罗盘、旋转位置传感和线位置测量等。在一实施例中，具体请参见图2和图3，图2为一种位置磁阻传感器的结构图示，所述位置传感器可以检测物体的运动或确定其从既定参考点测量的相对位置，其中的磁性材料具有磁致伸缩的特性，当外加磁场时，磁性材料将改变其尺寸或形状，故可以以此原理来确定物体的位置。
[0074]
此外，以一步沉积二氧化硅膜层的技术作为对比方案与本实施例进行对比，图3为本实施与对比方案分别制成的位置磁阻传感器的磁电转换特性曲线对比图，磁电转换特性是磁阻传感器的最基本的特性，具体地，以磁感应强度为横轴，输出电压为纵轴，进行数据作图。由图可知，本实施例的斜率比对比方案的斜率高，可得本实施例的磁阻传感器的灵敏度更高、性能更好。
[0075]
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
[0076]
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
[0077]
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0078]
以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。