一种解决自举开关导通电阻线性度问题的方法与流程

1.本发明涉及自举开关电路中的nmos主开关管衬底电压信号配置技术，特别是一种解决自举开关导通电阻线性度问题的方法，通过在自举开关电路中第一电容c1下极板cb以四路分别连接四个mos管的基础上增加一路接入第七nmos主开关管mn7的衬底，使得所述衬底电压信号与cb一致：当mn7导通时其衬底电压vb和其漏极电压vd均为正弦波输入电压信号vin，mn7的栅压与第一电容c1上极板ct均为vin avdd，avdd为模拟电源电压，当mn7截止时其衬底电压与地端gnd一致，既无需增设任何电容也无需增设任何辅助开关，就能够降低mn7的导通电阻ron在传递信号时的影响，从而增强开关线性度，提高电路性能。


背景技术：

2.采样保持电路(sample and hold,s&h)在模数转换器(analog digital converter,adc)的设计属于较为关键的一个模块。采样开关的线性度严重影响了adc的各项性能，尤其是无杂散动态范围(spurious free dynamic range，sfdr)等adc的核心参数。图2是现有技术中增加两个辅助开关对主开关管的衬底电压进行电路选择以解决自举开关导通电阻线性度问题的电路结构示意图。图2中mn7衬底通过分别连接第一开关接vin和第二开关接地。图2表示了基于栅压自举开关技术(bootstrap)的采样保持电路的基本结构，clk为低电平时，电路处于保持状态，m
n2
、m
p2
导通，将电容c1充电至avdd，m
p3
、m
n1
、m
n5
、m
n6
、m
n7
断开，clk为高电平时，电路处于采样状态，m
n2
断开，m
n6
导通，电容c1下极板cb接入v
in
，由于电容c1的电荷没有释放通路，因此电容c1的上极板ct电压变为v
in
avdd，同时pm3、m
n6
、m
n7
导通，从而m
n7
的栅极电压变为vin avdd，保证了m
n7
的栅漏电压vgd一直是avdd，提高了主开关管m
n7
导通电阻的线性度。m
n7
的栅极电压每次采样时都会自举为v
in
avdd，因此也被称为栅压自举开关电路。如图2所示，当开关闭合时，主开关管mn7的衬端与vin相连，使得v
sb
＝0；当开关断开时，主开关管的衬端与gnd端相连，恢复三极管连接方式。但是采用此方法具有以下几个方面的限制：1、增加两个辅助开关，直接会导致增加电路面积，提高电路复杂度；2、由于时钟馈通效应，可能会通过两个辅助开关管，影响到主开关管的源端和衬端，从而影响到信号的采集。


技术实现要素：

3.本发明针对现有技术中存在的缺陷或不足，提供一种解决自举开关导通电阻线性度问题的方法，通过在自举开关电路中第一电容c1下极板cb以四路分别连接四个mos管的基础上增加一路接入第七nmos主开关管mn7的衬底，使得所述衬底电压信号与cb一致：当mn7导通时其衬底电压vb和其漏极电压vd均为正弦波输入电压信号vin，mn7的栅压vg与所述第一电容c1上极板ct均为vin avdd，avdd为模拟电源电压，当mn7截止时其衬底电压与地端gnd一致，既无需增设任何电容也无需增设任何辅助开关，就能够降低mn7的导通电阻ron在传递信号时的影响，从而增强开关线性度，提高电路性能。
4.本发明的技术解决方案如下：
5.一种解决自举开关导通电阻线性度问题的方法，其特征在于，包括在自举开关电路中第一电容c1下极板cb以四路分别连接四个mos管的基础上增加一路接入第七nmos主开关管mn7的衬底，使得所述衬底电压信号与cb一致：当mn7导通时其衬底电压vb和其漏极电压vd均为正弦波输入电压信号vin，mn7的栅压vg与第一电容c1上极板ct均为vin avdd，avdd为模拟电源电压，当mn7截止时其衬底电压与地端gnd一致。
6.mn7的漏极接vin，mn7的源极接电压信号输出端vout，vout通过负载电容cload接地。
7.所述四个mos管分别为第一nmos管mn1、第五nmos管mn5、第二nmos管mn2和第六nmos管mn6，所述第一电容c1下极板cb第一路连接mn2的漏极，第二路连接mn6的漏极，第三路连接mn1的源极，第四路连接mn5的源极，mn2的源极接地，mn2的栅极接时钟clk非信号，mn6的源极接vin，mn6、mn5和mn7栅极互连后分别连接第三pmos管mp3的漏极、第三nmos管mn3的漏极和第二pmos管mp2的栅极，mn1的栅极接时钟clk信号，mn1的漏极、mn5的漏极和mp3的栅极互连后连接第一pmos管mp1的漏极，mp1和mp2均源极接模拟电源电压端avdd，mp2衬漏互连后和mp3衬源互连后均分别连接所述第一电容c1上极板ct，mp1的栅极接时钟clk信号，mn3的源极连接第四nmos管mn4的漏极，mn4的源极接地，mn4栅极接时钟clk非信号，mn3的栅极接avdd。
8.设mn7的导通电阻为ron，宽长比为w/l，单位面积栅氧化层电容为cox，栅氧化层面积为m，无衬偏阈值电压为vtho，则
[0009][0010]
其中模拟电源电压avdd为固定值，w/l、cox、m和vtho均为固定值，即mn7的导通电阻ron也为固定值。
[0011]
本发明的技术效果如下：本发明一种解决自举开关导通电阻线性度问题的方法，在传统的自举开关电路结构中直接引入衬底电压，有效减小电路面积，降低了电路复杂度。本发明的最大特点是在原电路中一个单一节点上为主开关管衬底端获取到合适的电压信号，既无需增设任何电容也无需增设任何辅助开关。
附图说明
[0012]
图1是实施本发明一种解决自举开关导通电阻线性度问题的方法的电路结构示意图。
[0013]
图2是现有技术中增加两个辅助开关对主开关管的衬底电压进行电路选择以解决自举开关导通电阻线性度问题的电路结构示意图。图2中mn7衬底通过分别连接第一开关接vin和第二开关接地。
[0014]
附图标记列示如下：vin-正弦波输入电压信号端；vout-电压信号输出端；cload-负载电容；mn7-第七nmos主开关管(基于栅压自举开关技术的主开关管)；mn1～mn6-第一nmos管至第六nmos管；mp1～mp3-第一pmos管至第三pmos管；clk-时钟信号即clk信号(clk上加一横为clk非信号，或称之为反向时钟信号)；c1-第一电容；ct-上极板；cb-下极板。
具体实施方式
[0015]
下面结合附图(图1)和实施例对本发明进行说明。
[0016]
图1是实施本发明一种解决自举开关导通电阻线性度问题的方法的电路结构示意图。参考图1所示，一种解决自举开关导通电阻线性度问题的方法，包括在自举开关电路中第一电容c1下极板cb以四路分别连接四个mos管的基础上增加一路接入第七nmos主开关管mn7的衬底，使得所述衬底电压信号与cb一致：当mn7导通时其衬底电压vb和其漏极电压vd均为正弦波输入电压信号vin，mn7的栅压vg与第一电容c1上极板ct均为vin avdd，avdd为模拟电源电压，当mn7截止时其衬底电压与地端gnd一致。mn7的漏极接vin，mn7的源极接电压信号输出端vout，vout通过负载电容cload接地。所述四个mos管分别为第一nmos管mn1、第五nmos管mn5、第二nmos管mn2和第六nmos管mn6，所述第一电容c1下极板cb第一路连接mn2的漏极，第二路连接mn6的漏极，第三路连接mn1的源极，第四路连接mn5的源极，mn2的源极接地，mn2的栅极接时钟clk非信号，mn6的源极接vin，mn6、mn5和mn7栅极互连后分别连接第三pmos管mp3的漏极、第三nmos管mn3的漏极和第二pmos管mp2的栅极，mn1的栅极接时钟clk信号，mn1的漏极、mn5的漏极和mp3的栅极互连后连接第一pmos管mp1的漏极，mp1和mp2均源极接模拟电源电压端avdd，mp2衬漏互连后和mp3衬源互连后均分别连接所述第一电容c1上极板ct，mp1的栅极接时钟clk信号，mn3的源极连接第四nmos管mn4的漏极，mn4的源极接地，mn4栅极接时钟clk非信号，mn3的栅极接avdd。
[0017]
设mn7的导通电阻为ron，宽长比为w/l，单位面积栅氧化层电容为cox，栅氧化层面积为m，无衬偏阈值电压为vtho，则
[0018][0019]
其中模拟电源电压avdd为固定值，w/l、cox、m和vtho均为固定值，即mn7的导通电阻ron也为固定值。
[0020]
本发明旨在通过对栅压自举开关进行电路上的改进以进一步解决栅压自举开关的导通电阻问题，增强开关线性度，提高电路性能。通过我们仔细的分析发现：在电路中,在开关闭合时，由于m
n6
的导通，电容c1的下极板cb与输入电压v
in
相等；在开关断开时，由于m
n2
的导通，cb与gnd相连。这正是我们想要的主开关管衬底电压信号。因此，将主开关管m
n7
的衬底电压与电容c1的下极板cb相连，如图1所示。改进后的自举开关在传统的自举开关电路结构中直接引入衬底电压，有效减小电路面积，降低了电路复杂度。
[0021]
本发明的最大特点是在原电路中一个单一节点上为主开关管衬底端获取到合适的电压信号，既无需增设任何电容也无需增设任何辅助开关。
[0022]
本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。