总线解码器的制作方法

1.各种示例实施方式涉及总线解码器。


背景技术：

2.在计算设计中，主要目标之一是实现可靠且快速的设备操作。在现代计算设计中，包括大量的不同部件的电路是复杂的。电路设计中使用的典型结构是总线设计，在总线设计中，总线用于将部件彼此连接。例如，给定数目的主单元或管理单元可以经由一条或更多条总线连接至给定数目的从单元或下属单元。例如，从单元可以是存储器。
3.越来越多地考虑设备设计中的安全方面。数据和数据单元仅由被授权访问的那些单元访问已经变得越来越重要。


技术实现要素：

4.根据一方面，提供了一种总线解码器，该总线解码器操作上可连接至一组主单元和一组从单元，该总线解码器包括用于使解码器进行以下操作的装置：从试图访问从单元的主单元接收地址；将所接收的地址映射至从地址；使默认访问权限与主从连接相关联；确定与主单元和从地址相关联的附加访问权限；以及如果附加访问权限允许主单元访问从单元，则启用主从连接，否则拒绝连接。
5.根据另一方面，提供了一种用于提供访问从单元的方法，该方法包括：从试图访问从单元的主单元接收地址；将所接收的地址映射至从地址；使默认访问权限与主从连接相关联；确定与主单元和从地址相关联的附加访问权限；以及如果附加访问权限允许主单元访问从单元，则启用主从连接，否则拒绝连接。
6.由这些方面提供的优势之一在于：提出的总线解码器既不会从主总线路径中窃取时间，也不会从从总线路径中窃取时间。由于查找是并行的而不是串行的，因此它为总线解码时间增加了非常低的开销。
7.在本发明的技术方案中限定了实施方式。由本发明的技术方案规定各种实施方式寻求的保护范围。
8.本说明书中描述的不属于独立权利要求的范围的实施方式和特征(如果有的话)应被解释为对理解本发明的各种实施方式有用的示例。
附图说明
9.在下文中，将参照附图更详细地描述示例实施方式，在附图中：
10.图1示出了使用总线互连电路中的部件的示例；
11.图2示出了总线事务的示例；
12.图3示出了其中总线解码器被配置成执行安全过滤的实施方式；
13.图4是示出了实施方式的流程图；
14.图5示出了主解码器的实施方式；以及
15.图6示出了安全解码器的实施方式。
具体实施方式
16.集成电路或芯片以不同的设计被设计用于众多目的。芯片上系统soc是利用许多种部件在电路上设计期望的系统的一种集成电路。例如，可以在芯片上设计计算机或其他种类的电子系统。图1示出了使用总线互连电路中的部件的示例。该图示出了三个主单元100a、100b、100c，这三个主单元100a、100b、100c经由总线矩阵104连接至一组从单元102a、102b、102c、102d。
17.主单元可以是例如处理器(中央处理单元cpu、数字信号处理器dsp)、直接存储器存取(dma)模块(被设计用于在存储器之间或者在外围设备或存储器之间进行数据传输的模块)、具有内置dma的外围设备、或者将一条总线连接至另一总线的桥接器。桥接器可以是一条总线上的从单元和另一总线上的主单元。
18.从单元可以是例如存储器(非易失性存储器、随机存取存储器ram、外部存储器)、外围设备(配置和数据寄存器)或者将一条总线连接至另一总线的桥接器。
19.上面的列表仅仅是可能的主单元和从单元的非限制性示例。因为实施方式不取决于主单元或从单元的类型，因此实施方式不限于上面的示例。实施方式可以适用于包括总线和总线解码器的任何集成电路。实施方式可以特别地适用于其中主单元可以具有不同的特权的集成电路。
20.通常，总线104包括总线解码器，该总线解码器将从主单元100a、100b、100c接收到的地址映射至从单元102a、102b、102c、102d地址。
21.图2示出了在系统中的主单元与从单元之间的总线事务的示例。
22.该示例示出了两条总线，总线0 200和总线1 202。每条总线都具有其自己的总线解码器204、206。
23.主单元100a、100b、100c连接至第一总线200，并且主单元208a、208b连接至第二总线202。从单元102a、102b、102c连接至第一总线200，并且从单元210a、210b连接至第二总线202。
24.在该示例中，每条总线还包括默认从单元212a、212b，所述默认从单元212a、212b被配置成：在存在无法连接至系统的任何实际从单元的事务的情况下充当差错处理器。
25.在实施方式中，系统还包括全局从单元214a，当事务与总线的任何局部从单元不匹配时，使用该全局从单元214a。全局从单元可以包括到系统的另一总线——在该示例中到第二总线202——的桥接器214b。该设备还可以充当到总线202的主单元214c。
26.存在图2中示出的三个示例事务。主单元100c试图访问从单元102b。总线解码器204将从主单元100c接收到的地址映射至从单元102b地址并且启用连接216。
27.主单元100b试图访问从地址。总线解码器204确定该地址与总线上的任何从单元不匹配，并且主单元100b连接218到默认从单元212a，默认从单元212a生成总线错误。
28.主单元100a试图访问从单元210a。总线解码器204确定事务与任何局部从单元不匹配，并且总线解码器通过全局从单元214a、桥接器214b和主单元214c将事务连接220至期望的从单元210a。
29.在某些情况下，需要执行安全过滤，即限制主单元访问从单元的权限。在现有技术
中，这样的解决方案基于主单元侧上的单独模块，所述单独模块从主单元的总线访问路径中窃取时间。替选地，由从单元侧上的地址过滤器执行安全过滤，该地址过滤器从从单元解码周期中窃取时间。在上面的两种情况下，安全过滤都独立于总线解码器。
30.图3示出了其中总线解码器204被配置成执行安全过滤的实施方式。
31.该图示出了三个主单元或主单元100a、100b、100c，这三个主单元或主单元100a、100b、100c经由总线矩阵104连接至一组从单元102a、102b、102c、102d和全局从单元214a。该图还示出了总线解码器204。总线解码器包括一组主解码器300a、300b、300c。在实施方式中，主解码器的数目对应于连接至总线解码器的主单元的数目。总线解码器还包括表或数据库，所述表或数据库可以被表示为区域表304和覆盖表306。
32.图4是示出了实施方式的流程图。该流程图示出了操作上连接至一个或更多个主单元或主单元以及一组从单元的总线解码器204的操作。
33.在步骤400中，总线解码器被配置成从试图访问从单元的主单元接收地址。
34.在步骤402中，总线解码器被配置成将接收到的地址映射至从地址。
35.在步骤404中，总线解码器被配置成将默认访问权限与主从连接相关联。在实施方式中，为连接至总线矩阵的每个从单元分配默认访问权限，该默认访问权限适用于同一从单元内的所有地址，并且适用于访问从单元的所有主单元。每个从单元都可以具有不同的默认访问权限。可能已经为读取过程、写入过程、执行过程和安全过程独立地设置了默认权限。
36.在步骤406中，总线解码器被配置成确定与主单元和从地址相关联的附加访问权限。附加访问权限取决于试图访问从单元的主单元。在实施方式中，可以为每个主单元设置附加访问权限或者使一组主单元共享附加访问权限。
37.在实施方式中，一个或更多个主单元包括唯一的身份。在实施方式中，每当主单元试图访问从单元时，访问请求都可以包括主单元的身份。在利用高级可扩展接口axi的系统中，可以用唯一的ownerid边带信息来表示身份，例如作为axuser信号。
38.例如，系统可以包括具有相同访问特权的一组系统主单元，每个系统主单元都具有唯一标识。它们可以位于系统中的任何地方，不一定在局部互连中。各种互连可以通过一组桥接器彼此连接，并且事务可以被路由到系统中与系统主单元所在位置不同的部分。在实施方式中，当接收到来自系统主单元的地址和主单元的唯一标识时，总线解码器可以被配置成部分地基于唯一标识来确定附加访问权限。
39.在步骤408中，如果附加访问权限允许主单元访问从单元，则总线解码器被配置成启用主从连接，否则拒绝连接。
40.在实施方式中，区域表304包括一组从单元条目，每个从单元条目都包含从单元编号、起始地址和从区域的地址掩码。区域表还包括默认访问权限。在实施方式中，区域表在所有主解码器之间共享，使得可以在主单元之间共享从单元条目。在实施方式中，每个主单元都被配置成仅查看完整区域表的特定子集。因此，区域条目与主解码器之间的连接可以被视为由每个设备的静态配置限定的稀疏填充矩阵，该稀疏填充矩阵可能在设计时已经被限定。来自主单元的地址与从地址之间的映射和从地址的默认权限。
41.在实施方式中，覆盖表306限定任何物理地址范围的覆盖访问权限，所述任何物理地址范围可以映射至从地址范围的子集。每个主解码器都可以连接至覆盖条目的子集——
也被映射为稀疏填充矩阵。
42.在实施方式中，覆盖表306包括从地址范围的条目和包括以下的条目：条目的起始地址和结束地址、哪些默认访问权限被覆盖的指示、覆盖的默认权限的附加访问权限、附加访问权限涉及的主单元的指示和重新映射的指示。
43.在实施方式中，总线解码器可以被配置成：确定请求访问从单元的主单元的身份，并且利用身份和覆盖表来确定访问权限。
44.在实施方式中，区域表和覆盖表中的两个或一个可以包括硬连线参数化常数和可编程寄存器条目的混合。
45.如提到的，在实施方式中，如果总线解码器检测到来自主单元的地址与连接至总线解码器的总线的任何局部从单元不匹配，则总线解码器被配置为可以将连接转发到另一总线的全局从单元214a。
46.图5示出了主解码器300a(和300b、300c)的实施方式。主解码器300a包括使来自主单元的读取地址502作为输入的第一安全解码器500。第一安全解码器500使要读取的从单元的地址504作为输出。主解码器还包括使来自主单元的写入地址508作为输入的第二安全解码器506。第二安全解码器506使写入操作的从单元的地址510作为输出。
47.因此，在实施方式中，主解码器包括用于读取和写入流的独立解码器500、506。可以同时运行这两个操作。
48.提出的执行安全过滤的总线解码器既不会从主总线路径中窃取时间，也不会从从总线路径中窃取时间。由于查找是并行的而不是串行的，因此它为总线解码时间增加了非常低的开销。它以非常低的成本提供安全过滤，因为可以使用相同的信息来限定从区域和权限区域。
49.由于附加访问权限可以与主单元相关联，因此复杂的安全模式是可能的。可以将关于同一从区域的不同权限给予不同的主单元。在系统中支持多个事务所有者。
50.图6示出了安全解码器500、506的实施方式。到安全解码器的输入包括区域表304和覆盖表306、来自主单元的地址(读取或写入)axaddr 600和主单元的身份axuser 602。
51.来自主单元的地址600被提供给区域解码器604，并且地址600和主单元的身份602被提供给覆盖解码器606。
52.在实施方式中，区域解码器被配置成：接收地址600，将接收到的地址映射至从地址，并且使默认访问权限与主从连接相关联。信息608可以被提供给覆盖单元610。
53.在实施方式中，覆盖解码器606被配置成确定与主单元和从地址相关联的附加访问权限。信息612可以被提供给覆盖单元610。
54.在实施方式中，如果附加访问权限允许主单元访问从单元，则覆盖单元610启用主从连接，否则拒绝连接。
55.在实施方式中，在利用高级可扩展接口axi的系统中，可能存在基于axprot信号616的权限检查单元614中的其他检查，所述其他检查可以提供附加访问保护，例如特权/非特权访问或指令/数据访问。
56.在总线解码器的输出端处是从地址618。
57.在实施方式中，总线解码器被配置成将可配置延迟应用于从访问。总线解码器可以包括延迟表620，该延迟表620可以用于将可编程延迟引入至从访问以用于调试目的。在
实施方式中，可以向实时扼流圈提供延迟信息622，以进行慢速从单元的系统的压力测试。在一些系统中，一些从单元可能具有不同的等待时间(latency)。延迟表可以包括从地址的给定延迟值、模拟关于从单元的最大延迟。实时扼流圈(未示出)可能会以延迟表中指示的给定周期数来延迟给定事务。因此，可以模拟从单元等待时间的最坏情况。
58.在其他实施方式中，覆盖解码器可以覆盖由区域解码器解码的从单元，因此提供了不同的从地址，从而将主单元重新映射至不同的从单元或从单元的不同存储器地址。
59.提出的总线解码器支持将一个地址范围重新映射至另一个地址范围。
60.在其他实施方式中，覆盖解码器可以将偏移624应用于从地址。因此，可以通过引入偏移来将主单元路由到不同的从单元或从单元的不同存储器地址。偏移可以是提供重新映射功能的可编程偏移。偏移还可以通过全局从单元来引导对不同总线的访问。
61.在实施方式中，区域表和解码器可以使用硬连线条目，而覆盖表和解码器可以使用可编程条目。然而，这可以是可配置选项。
62.在实施方式中，连接至总线解码器的主单元可能只能访问区域表和覆盖表中的地址的可配置子集。因此，主单元可以使用与其他主单元共享的区域条目/覆盖条目以及不由其他主单元查看的唯一的区域条目/覆盖条目的混合。区域/覆盖与主单元之间的连接可以被视为在设计时配置的稀疏填充矩阵。
63.在实施方式中，如果地址空间的不同子范围具有不同的默认访问权限，则可以将从地址范围分解为多个区域条目/覆盖条目。
64.提出的装置可以被实现为操作上连接至或可连接至一个或更多个主单元以及从单元和总线的电路系统。
65.如在本技术中使用的，术语“电路系统”是指以下中的一个或更多个：仅硬件的电路实现，例如仅在模拟电路系统和/或数字电路系统中的实现；硬件电路和软件和/或固件的组合；以及即使软件或固件物理上不存在也需要软件或固件进行操作的电路，例如微处理器或微处理器的一部分。“电路系统”的该限定适用于该术语在本技术中的使用。作为另一示例，如在本技术中使用的，术语“电路系统”还将涵盖仅处理器(或多个处理器)或处理器的一部分例如多核处理器的一个核以及伴随的软件和/或固件的实现。例如并且如果适用的话，术语“电路系统”还将涵盖用于根据本发明的实施方式的装置的特定元件、基带集成电路、专用集成电路(asic)和/或现场可编程栅格阵列(fpga)电路。
66.本文中描述的实施方式不仅适用于上面限定的访问存储器电路的各种系统，而且还适用于其他系统。使用的协议、系统的规范及其要素发展迅速。这种发展可能需要对描述的实施方式进行额外的改变。因此，所有词语和表达都应广泛地被解释，并且它们旨在说明而非限制实施方式。对于本领域技术人员来说将明显的是，随着技术进步，可以以各种方式实现本发明的构思。实施方式不限于上述示例，而是可以在权利要求的范围内变化。